Одноразрядный компаратор: Одноразрядный компаратор — Студопедия

Содержание

Цифровые компараторы

Цифровые компараторы ⇐ ПредыдущаяСтр 5 из 5

Цифровые компараторы выполняют сравнение двух чисел, заданных в двоичном коде. Они могут определять равенство двух двоичных чисел А и В с одинаковым количеством разрядов либо вид неравенства А>В или А<В. Цифровые компараторы имеют три выхода.

Схема одноразрядного компаратора представляет собой структуру логического элемента «исключающее ИЛИ–НЕ» (рис. 1.23).

 

 

Рис. 1.23. Одноразрядный компаратор

 

Из анализа схемы следует, что если А = В, то F = 1, в противном случае, т. е. при А ≠ В, F = 0. Если А > В, т. е. А = 1, В = 0, то С = 1, а если А < В, т. е. А = 0, В = 1, то D = 1.

 

Если попарно равны между собой все разряды двух n-разрядных двоичных чисел, то равны и эти два числа А и В. Применяя цифровой компаратор для каждого разряда, например, четырехзначных чисел, и определяя значения F
1
, F2, F3, F4 логических переменных на выходах компараторов, факт равенства А = В установим в случае, когда F = F1 · F2 · F3 · F4 = 1. Если же F = 0, то А ≠ В. Неравенство А> В обеспечивается (для четырехразрядного числа) в четырех случаях: или А4 > В4, или А4 = В4 И А3 > В3, или А4 = В4, А3 = В3 и А2 > В2, или А4 = В4, А3 = В3, А2 = В2 и А1 > В1, где А4 и В4 – старшие разряды чисел А и В). Очевидно, что если поменять местами Ai и Bi то будет выполняться неравенство А < В. Цифровые компараторы выпускают, как правило, в виде самостоятельных микросхем. Так, микросхема К564ИП2 (рис. 1.24) является четырехразрядным компаратором, в котором каждый из одноразрядных компараторов аналогичен рассмотренной ранее схеме. Данная микросхема имеет расширяющие входы А<В, А=В, А>В, что позволяет наращивать разрядность обоих чисел. Для этого компараторы соединяют каскадно или параллельно (пирамидально ).

Рассмотрим каскадное соединение компараторов К564ИП2 для сравнения двух восьмиразрядных чисел (рис. 1.25). При этом соединении выходы А = В и А < В предыдущей микросхемы (младшие разряды) подключают к соответствующим входам последующей. На входы А < В, А = В, А > В микросхемы младших разрядов подают соответственно потенциалы U0, U1 и U1 (U0 соответствует логическому 0, а U1 – «1»). В последующих микросхемах на входах А > В поддерживают потенциал логической единицы U1.

 

 

Рис. 1.25. Каскадное соединение компараторов КП564ИП2

 

 


Дата добавления: 2015-07-10; просмотров: 341 | Нарушение авторских прав



mybiblioteka.su — 2015-2022 год. (0.015 сек.)

Схемы сравнения двоичных кодов — КиберПедия

Многоразрядная схема сравнения служит для регистрации совпадения двух n-разрядных чисел:

и .

Она строится из n одноразрядных схем, сравнивающих цифры и этих чисел поразрядно.

На основе таблицы истинности одноразрядной системы сравнения (табл.1) определить СДНФ функции равнозначности и функции неравнозначности

(ИЛИ) (+) (3.1)

. (3.2)

Для обнаружения совпадений и во всех разрядах чисел А и В следует образовать конъюнкции всех n переменных, т.е.

или

.

Многоразрядная схема сравнения двух чисел А и В представляет собой логическую схему, реализующую ПФ вида (3) или (4). На рис. 1 приведена схема сравнения на ЛЭ типа И и ИЛИ для по функции равнозначности и изображено условное обозначение схемы сравнения.

Более универсальными являются цифровые компараторы, которые, помимо регистрации равенства двух чисел, могут установить, какое из них больше. Обычно такие компараторы имеют три выхода , и . Простейшая задача состоит в сравнении двух одноразрядных чисел и . Такое сравнение реализуется следующими ПФ:

Аналогичные ПФ могут быть составлены для сравнения многоразрядных чисел. Однако при увеличении разрядности сложность этих ПФ быстро растёт и форма их представления теряет надёжность. Поэтому для сравнения многоразрядных чисел используют следующий алгоритм. Сначала сравнивают значения старших разрядов; если они различны, то эти разряды и определяют результаты сравнения; если же они равны, то необходимо сравнивать следующие за ними более младшие разряды и т.д. При этом многоразрядный компаратор может быть реализован в виде каскадного соединения более простых первичных компараторов, имеющих дополнительно входы , , , соединяемые с одноимёнными выходами первичного компаратора предыдущего каскада (рис. 3.9.).

       
   
 

Рис. 3.9.

 

Одноразрядный первичный компаратор описывается следующими ПФ:

Первичные компараторы на четыре и более разрядов выпускаются в интегральном исполнении.

Одноразрядный полусумматор

При сложении младших разрядов и двух чисел А и В цифра переноса в этот разряд всегда равна нулю. Поэтому сумматор, используемый в этом разряде, может иметь всего два входа.

Сумматор такого типа называется полусумматором, он обозначается, как показано на рис. 3.10, а функционирует в соответствии с таблицей истинности, представленной в табл. 3.2. Из неё легко получить ПФ в СДНФ:

 

 

 
 

Рис. 3.10.

Таблица 3.2.

Одноразрядный сумматор

Сумматором называется логическое устройство, выполняющее операцию арифметического сложения двух чисел.

Наиболее широко используются комбинационные сумматоры, которые выполняются в виде комбинационных схем (без элементов памяти).

Сложение двух чисел и обычно выполняется поразрядно одноразрядным сумматором. При этом сумматор складывает цифры и i-го разряда слагаемых, а также цифру переноса из младшего (i-1)-го разряда. В результате получится цифра i-го разряда суммы и цифра переноса в следующий (i +1) – й разряд.

 
 

Отсюда ясно, что одноразрядный сумматор имеет три входа и два выхода и обозначается, как показано на рис. 3.11.

Рис. 3.11.

Закон функционирования одноразрядного сумматора описывается таблицей истинности, которая отражает правила сложения трёх двоичных чисел (табл.1). На основе табл. 3.1. составим ПФ суммы и переноса в СДНФ.

(3.3)

(3.4)

Выражения (2) минимизируется путём добавления двух слагаемых вида и попарного склеивания соседних слагаемых

(3.5)

 

 

На рис. 3.12 приведена схема сумматора, реализованная на ЛЭ типа И, ИЛИ по выражениям (3.3), (3.5).

 

 

 
 

Рис. 3.12.

Для обработки многоразрядных чисел объединяется соответствующее число одноразрядных сумматоров. При этом отдельные разряды обрабатываемых чисел А и В подаются на входы и . На вход подаётся перенос из предыдущего, более младшего разряда. Формируемый в данном разряде перенос передаётся в следующий, более старший разряд (рис. 3.13.).

 
 


Рис. 3.13 Рис. 3.14

 

Время выполнения операции в сумматоре, построенном таким образом, существенно больше времени сложения в одноразрядном сумматоре. Действительно, сигнал переноса только тогда может принять правильное значение, когда перед этим будет установлено правильное значение .

Такой порядок выполнения операции называется последовательным переносом. Чтобы уменьшить время, необходимое для сложения многоразрядных чисел, можно использовать схему переноса, в которой все сигналы переноса вычисляются параллельно непосредственно по значениям входных переменных. Полагая, что входная переменная с полного одноразрядного сумматора, работающего в i-м разряде многоразрядного сумматора, используется в качестве сигнала переноса из предыдущего разряда, т.е. в соответствии с (3.5) выражение для сигнала переноса , формируемого в этом разряде, представим в виде:

(3.6)

где – функции входных переменных , называемые функцией генерации переноса и функцией распространения переноса .

Важно, что значения и не зависят от , т.е. могут быть вычислены с минимальной задержкой. Функция распространения переноса при может принимать произвольное значение, поскольку значение обеспечивается первым членом выражения (3.6) независимо от значения .

Пользуясь выражением (3.6), можно вывести следующие формулы для вычисления сигналов переноса:


Устройство, реализующее указанные функции в параллельной форме, называют схемой ускоренного переноса. На функциональных схемах его обычно обозначают символом GRP.

Схема четырёхразрядной секции сумматора с параллельным переносом и её условное обозначение показаны соответственно на рис. 3.15 а и рис. 3.15 б.

 
 

а) б)

Рис. 3.15.

 

 

Обратите внимание на изменение обозначения одноразрядных секций, вызванное тем, что в данном случае входы одноразрядного сумматора по отношению к выходам G и D не равноценны. Усложнение схемы такой секции окупается существенным повышением быстродействия, поскольку в ней значения выходных сигналов старших и младших разрядов формируются одновременно.

Лекция №4

Компараторы кодов

<Цифровой ><компаратор><предназначен><для><определения><равенства><двоичных><чисел.><Опе><рация><поразрядного><сравнения><заключается><в><выработке><признака><равенства><(равно><значности)><или><неравенства><(неравнозначности)><двух><сравниваемых><двоичных><чисел.><Два><числа><равны><при><равенстве><цифр><в><одноименных><разрядах:

><ai><=><bi,><><><где><аi><—><цифра><в><i-ом><разряде><одного><числа;><b><i><><—><цифра><в><i-ом><разряде><другого><числа.><Равенство><ai><=b><i,><имеет><место><при><аi><=><1,><bi><=><1><или><при><аi><=><0,><bi><=><0.><Поэтому><логическая><функция,><выражающая><это><равенство,><равна><единице,><если><единице><равно><произведение><этих><цифр><или><произведение><их><инверсных><значений,><т.><е.:>

,<><>

<а><логическая><функция,><описывающая><компаратор равенства,><имеет><вид:>

<><>

<Для><построения><компаратора равенства><только><на><элементах><И-НЕ,><запишем><её><в><другой><форме,><воспользовавшись><формулами><де><Моргана:>

<><><><><><Схема,><реализующая><это><выражение,><приведена><на><рис.>2.13.

Рисунок 2.13 — Схема компаратора 2-х n-разрядных кодов на совпадение в базисе И-НЕ

Помимо совпадения кодов реальные ИМС цифровых компараторов <><могут ><определять и ><><><><><><><><><><><><><><вид их ><неравенства ><А>В ><или ><А<В. Т.е. реальные ИС ><><компараторов ><имеют ><три >выхода. Схема такого одноразрядного компаратора приведена на рис. 2.14.

Рисунок 2.14 — Одноразрядный компаратор с определением равенства и вида неравенства

<Цифровые><компараторы><выпускают,><как><правило,><в><виде><самостоятельных><микросхем.><Так, например, имеется ТТЛШ><микросхема К555СП1<(рис.>2.15) и КМОП><К564ИП2, которые являются 4-хразрядными компараторами с определением типа неравенства и возможностью наращивания разрядности.>

Рисунок 2.15 — Включение микросхемы компаратора 4-хразрядных кодов К555СП1

<Если><используется><одна><микросхема,><то><на><ее><вход><Y=X><следует ><подать ><логическую ><1><><><><><><><><><><.>

    1. Двоичные полусумматор и сумматор

<Сумматор><—><это устройство><,><в><котором><выполняется><арифметическая><операция><суммирования><цифровых><кодов><двух><двоичных><чисел.><Известно,><что><числа><в><любой><позиционной><си><стеме><счисления><складываются><поразрядно.><Поэтому><для><сложения><двух><чисел><нужно><иметь><типовые><узлы,><реализующие><суммирование><цифр><одного><разряда><слагаемых><с><учетом><возможного><переноса><единицы><из><соседнего><младшего><разряда.><К><таким><узлам><относят><одноразрядные><комбинационные><полусумматоры><и><сумматоры.>

<Полусумматор><предназначен><для><суммирования><двух><одноразрядных><двоичных><чисел.><Он><имеет><два><входа><—><аi><и><bi><и><два><выхода><—><S><i><><иPi+1,><где><S><i><><—><выход><суммы,><а><Pi+1><является><выходом><переноса><(табл.><2.><3).><Логические><функции><для><><и><><и><функциональную><схему><(рис.><2.16><)><этого><узла><легко><построить><на><ос><нове><таблицы><истинности><(таблица><2.3),><используя><элементы><И,><ИЛИ><и><НЕ.>

Таблица 2.3 — Таблица истинности одноразрядного полусумматора

аi

bi

Pi+1

<S>i<>

<0>

<0>

<0>

<0>

<0>

<1>

<0>

<1>

<1>

<0>

<0>

<1>

<1>

<1>

<1>

<0>

Рисунок 2.16 — Схема одноразрядного полусумматора

<При><построении><сумматоров><на><интегральных><микросхемах><для><обеспечения><быс><тродействия><и><минимального><количества><однотипных><логических><элементов><необхо><димо><уменьшить><число><последовательно><включенных><элементов.><Анализ><показал,><что><более><экономичной><по><количеству><элементов><и><быстродействующей><является><функ><циональная><схема><полусумматора,><реализующая><переключательную><функцию:>

,

<При><суммировании><двух><многоразрядных><чисел><для><каждого><разряда><(кроме><младшего)><необходимо><использо><вать><устройство,><имеющее><дополнительный><вход><перено><са (из предыдущего более младшего разряда, вспомните правило сложения в столбик).><Такое><устройство><(рис.><2.17)><называют><полным ><сумма><тором><и><его><можно><представить><как><объединение>двух<полусумматоров><(Р><вх><><—><дополнительный><вход><переноса).><Сумматор><обозначают><через>SM.

<В><универсальных><АЛУ,><входящих><в><состав><цифровых><устройств,><одноразрядные><сумматоры><проектируют><из><двух><полусумматоров,><объединенных><в><один><выход><><><S(рис. 2.17).>

Рисунок 2.17 — Одноразрядный полный сумматор на основе двух полусумматоров

<Мно><горазрядные><комбинационные><сумматоры><последовательного><или><параллельного><дей><ствия><строятся><на><основе><одноразрядных><комбинационных><сумматоров,><реализующих><функции для каждого разряда:>

,

<По><этим><функциям можно построить><><сумматор и><на><элементах><И-НЕ><или>ИЛИ-НЕ.

<Соединяя><определенным><образом><полусумматоры><и><полные><сумматоры><друг><с><другом,><получают><устройство><для><выполнения><сложения><нескольких><разрядов><двоичных><чи><сел.><В><качестве><примера><рассмотрим><устройство><для><сложе><ния><двух><трехразрядных><двоичных><чисел><А><2>< ><А1, ><А0><и><В><2>< ><В1, ><В0><><,><где><A0 ><и><В><0><><—><младшие><разряды><двоичных><чисел><(рис.><2.18).>

<На ><выходах <S>2><S0 ><>< ><формируется ><код ><суммы ><чисел ><А><2>< ><А><1>< ><A0 ><и ><В><2>< ><В1 ><В><0><, ><а ><на ><выходе ><Р><3>< ><— ><сигнал ><переноса ><в ><следующую ><микросхему, ><так ><как ><при ><сложении ><двух ><трехразрядных ><дво><ичных ><чисел ><может ><получиться ><четырехразрядное ><число.>

<Следует><отметить,><что><в><рассмотренной структуре><><><для><суммирования><в><каждом><разряде><исполь><зуется><отдельный><сумматор,><но><перенос><из><разряда><в><раз­><ряд><осуществляется><последовательно,><что><и><определяет><время><выполнения><суммирования><><><><><><>.<Рассмотренный><сумматор><называется><параллельным ><сумматором c последовательным переносом(К155ИМ3).>

Рисунок 2.18 — Параллельный 3-хразрядный сумматор с последовательным переносом

<Для><повышения><быстродействия><сумматоров><необходи><мо><уменьшить><время><переноса,><что><достигается><использо><ванием><вместо><последовательного><параллельного><переноса. В этом случае в каждом разряде как сигнал суммы, так и сигнал переноса непосредственно формируются из входных переменных.><Так><микросхема><К555ИМ6 (74LS283)><представляет><собой><четырех><разрядный><сумматор><с><параллельным><переносом.>

<В><виде><интегральных><микросхем><выпускаются><однораз><рядные,><двухразрядные><и><четырехразрядные><двоичные><сумматоры (рис. 2.19).>

Рисунок 2.19 — Двоичные сумматоры

<Рассмотренные><сумматоры><могут><использоваться><для><вычитания><двоичных><чисел.><В><этом><случае><операция><вы><читания><заменяется><сложением><уменьшаемого><с><вычита><емым,><представленным><в><дополнительном><коде,><т.><е.><опе><рацией:>

пр– Впр = Апр+ Bдоп = Апр+Bобр+1.><><><><><><><><><><><><><><><><><><><><><><><><><>

<где><А={A3A2A1A0}<><><><><><><><><><><,>< >><и><В={B3B2B1B0}><—><многоразрядные><двоичные><числа, здесь для примера><,><четырехразрядные.>

, <>

<Рассмотрим 2 примера вычитания (10-5) и (5-10).>

<Двоичный><эквивалент+><1010=0><><10102, ><а +><510><=0><01012.>

Числа в дополнительных кодах:

–1010=10доп=10110B, –510=5доп=11011B

<Для><реализации><описанного><алгоритма><вычитаемое><нужно><преобразовать><в дополнительный код (см. выше) и сложить с уменьшаемым:><><><><><><><><><><><><><><><><><><><>

0<><><><1010 00101>

1<1011 10110>

< 00101=51011011=–510>

<><Четыре><младших><разряда><результата><представляют><со><бой><результат в дополнительном коде><,><т.><е. десятичное число><5 (в первом случае положительное, а во втором — отрицательное)><.>

<Следует><подчеркнуть,><что><если><А><>><В,><т.><е.><результат><—><положительное><число,><то><ответ><формируется><в><прямом><коде>(знаковый разряд равен 0),<при><этом><формируется><1><переноса><в><более><старший><разряд.><При><А><<><В><ответ><формируется><в дополнительном коде><(знаковый разряд равен 1)><><и><1><переноса><в><более><старший><разряд><не><образуется.>

<Принципиально ><возможно ><построение ><функциональных ><схем ><сумматоров, ><рабо><тающих><в><любой><системе><счисления,><отличающейся><от><двоичной.>

Кроме двоичных, в микропроцессорной технике часто используются так называемые двоично-десятичные коды. Они отображают выраженные в виде последовательности двоичных разрядов десятичные числа. Очевидно, что для представления десятичных цифр необходим, как минимум 4-разрядный двоичный код. При этом из 16 возможных его комбинаций используется только 10. Это предполагает разработку большого числа различных двоично-десятичных кодов (см. табл. 1.5).

На практике большое распространение получил класс так называемых взвешенных кодов. В этих кодах каждому разряду двоичного числа присваивается вполне определенный весовой коэффициент (см. табл. 1.5). В табл. 2.4 приведено соответствие десятичных чисел и их двоичных и двоично-десятичных эквивалентов в коде 8-4-2-1. Весовые коэффициенты его двоичных разрядов соответственно равны 8, 4, 2, 1.

Таблица 2.4. Двоичные и двоично-десятичные коды чисел от 0 до 15

<<Двоичный >< ><код > x3x2x1x0

<Двоично-десятичный код>

<Десятичное число>

<0><><><><><><><0><><><><><><><0><><><><><><><0>

<0><0><0><0>

<0>

<0><><><><><><><0><><><><><><><0><><><><><><><1>

<0><0><0><1>

1

<0><><0><><10>

<0><0><10>

2

<0><><011><><>

<0><0><11>

3

<0><><10><><0>

<0><10><0>

4

<0><><10><><1>

<0><1><0><1>

5

<0><><1><><1><><><><><><><0>

<0><110>

6

<0><><><><><><><111>

<0><111>

7

<10><><0><><0>

<10><0><0>

8

<10><><0><><1>

<10><0><1>

9

<10><><10>

<0><0><0><1 >< >< >< >< >< >< >< >< ><0><0><0><0>

10

<10><><11>

<0><0><0><1 >< >< >< >< >< >< >< >< ><0><0><0><1>

11

<110><><0>

<0><0><0><1 >< >< >< >< >< >< >< >< ><0><0><10>

12

<110><><1>

<0><0><0><1 >< >< >< >< >< >< >< >< ><0><0><11>

13

<1110>

<0><0><0><1 ><>< >< >< >< >< >< >< >< ><0><10><0>

14

<1><><1><><1><><1>

<0><0><0><1 >< >< >< >< >< >< >< >< ><0><10><1>

<15>>

Из приведенной таблицы следует, что 4-разрядные двоичные коды с 1010 по 1111 не имеют 4-разрядного двоично-десятичного эквивалента. Так, число 12 в двоично-десятичном коде представляется 8-разрядным упакованным кодом 00010010, а число 16 — кодом 00010110.

Описанная особенность двоично-десятичного кода предполагает использование для суммирования специальных логических схем. Смысл их построения состоит в том, что сначала двоично-десятичные коды суммируются как двоичные. Если результатом суммирования является несуществующий двоично-десятичный код, его необходимо уменьшить на 1010, и дополнительно сформировать сигнал переноса. Уменьшение кода на 1010может выполняться его суммированием с дополнительным кодом числа 10 (в двоичной системе –1010= 101102, т.е. фактически прибавлением 610=1102).

Необходимость выполнения такого суммирования согласно табл. 2.4 после минимизации выражается ФАЛ F=x3(x2 + x1).

Очевидно, что такое же суммирование необходимо выполнять и в случае, если в результате суммирования тетрад (BCD-кодов) получен сигнал переноса в старший разряд. С учетом сказанного, ФАЛ необходимости выполнения дополнительного суммирования имеет вид:

F = x3(x2 + x1)+ P(2.1),

где x3, x2, x1, x0— разряды полученного кода в порядке убывания весов,P— перенос, возникший при сложении текущих тетрадBCD-кодов.

Таким образом, для реализации операции сложения двух двоично-десятичных кодов необходимы два 4-хразрядных сумматора и логическая схема, обеспечивающая формирование выходного сигнала в соответствие с ФАЛ (2.1).

Пример реализации такого устройства показан на рис. 2.20. Четырехразрядный сумматор DD1 выполняет арифметическое сложение исходных двоично-десятичных кодов. Логическая схема на элементахDD2,DD3 иDD4 реализует ФАЛ (2.1), определяя необходимость дополнительного суммирования, выполняемого сумматоромDD5.

<>

Рисунок 2.20 — Сумматор двух BCD-чисел<>

Лабораторная работа №5 «Работа в Electronics Workbench. Цифровые компараторы».

 

1. Цель работы:

1.1. Изучить принцип работы цифрового компаратора.

 

2. Общие сведения.

Компараторыиспользуются для сравнения двух сигналов и, в случае если эти сигналы не равны, позволяют определить больший из них. Цифровой компаратор необходим для сравнения двух двоичных чисел. В табл. 12.1 указаны выходные сигналы цифрового компаратора при поступлении на его входы 1 или 0.

 

Таблица 12.1. Таблица истинности цифрового компаратора.

Входы Выходы
a b Fa>b Fa=b Fa<b

 

По известным правилам на основании табл. 12.1 можно записать следующие логические функции, характеризующие соотношение одноразрядных чисел:

; ; .

Если значения a и b таковы, что правая часть функции равна 1, то соотношение, указанное в левой части, выполняется. Если правая часть функции равна 0, то соотношение между a и b противоположно указанному.

Схема одноразрядного компаратора, реализующая приведенные функции, показана на рис. 12.1.

 

Рис. 12.1. Схема цифрового одноразрядного компаратора.

 

Рассмотрим боле подробно функцию равенства чисел Fa=b, или функцию «Равнозначность». По смыслу данная функция противоположна функции Fab «Неравнозначность». Т.к. , то .

Поэтому проверку равенства пары одноименных разрядов двух двоичных чисел можно осуществлять с помощью элемента «Равнозначность» (рис. 12.2).

 

Рис. 12.2. Условное обозначение элемента «Равнозначность».

 

При этом два двоичных числа A и В равны, если в одноименных разрядах образующих их чисел находятся одинаковые цифры (a0=b0 И a1=b1 И … an-1=bn-1), или:

 

Рис. 12.3. Поразрядное сравнение.

 

Когда цифры в одноименных разрядах чисел А и В одинаковы, на выходах всех элементов «Равнозначность» (рис. 12.3) появляются 1, и значит FA=B=1. Если же хотя бы в одной из пар сравниваемых разрядов цифры различны, то на выходе элемента «Равнозначность» появится логический 0 и FA=B=0, а значит А и В не равны.

 

3. Задания для выполнения лабораторной работы.

3.1. Реализовать цифровой одноразрядный компаратор в соответствии со схемой представленной на рис. 12.1, проверить правильность его работы.

3.2. Реализовать логический элемент «Равнозначность», проверить правильность его работы. Для этого, используя известное выражение:

необходимо составить его схему и преобразовать ее в отдельный элемент. Этого делается с помощью пункта «Create Subcircuit» меню «Circuit» (рис. 12.4).

Собрав схему, выделяем образующие ее логические элементы «мышью» и создаем элемент.

 

Рис. 12.4. Меню «Circuit».

 

В поле «Name» появившегося диалога задаем имя элемента и создаем его. При этом если ввести имя уже существующего элемента, то с ним можно проделать ряд операций, например, изменить схему.

Рис. 12.5. Задание имени элемента.

 

Рис. 12.6. Инструмент «Favorites».

 

Вновь созданный элемент попадает в панель «Favorites» и становится доступным для работы с ним.

Увеличить количество входов логического элемента можно, установив необходимое их количество на закладке «Number of inputs» окна свойств, вызываемых двойным щелчком мыши на элементе.

3.3. Реализовать схему поразрядного сравнения двух двоичных чисел в соответствии со схемой представленной на рис. 12.3, проверить правильность ее работы.

 

4. Контрольные вопросы.

  1. Что такое компаратор?

2. Как и с помощью какого элемента осуществляется поразрядное сравнение двоичных чисел?

 

Устройства сравнения кодов. Цифровые компараторы

Устройства сравнения кодов предназначены для выработки выходного сигнала в случае, когда поступающие на их входы коды двух чисел оказываются одинаковыми.

Числа A и B считаются равными, если разрядные коэффициенты чисел A и B оказываются одинаковыми, то есть, если ai=bi=1 или ai=bi=0. Эти равенства можно привести к одному: . Поскольку это равенство выполняется для каждого разряда, то выходной сигнал Y можно представить в виде логической функции:

где n — число разрядов.

Структурная схема устройства сравнения кодов, составленная на основании приведённого выше уравнения приведена на рисунке 38,а. Выходной сигнал Y=1 будет иметь место только при условии, если будут единичными результаты сравнения во всех разрядах сравниваемых чисел.

Недостатком рассмотренной схемы является большое число входов, так как для работы устройства требуются не только прямые, но и инверсные коды чисел A и В.

На основе законов алгебры логики разработаны устройства сравнения, работающие только с прямыми кодами.

 

Рисунок 38 Устройства сравнения кодов: а) — структурная схема; б) — минимизированный вариант схемы сравнения в одном разряде; в) — одноразрядный компаратор; г) — УГО 4-разрядного компаратора.

 

Схема одноразрядного элемента сравнения, построенная на основании этого уравнения, приведена на рисунке 38,б. Функциональная схема, построенная на этих элементах, будет иметь вдвое меньшее число входов.


Цифровые компараторы являются универсальными элементами сравнения, которые помимо констатации равенства двух чисел, могут установить какое из них больше.

Простейшая задача состоит в сравнении двух одноразрядных чисел. Схема одноразрядного компаратора приведена на рисунке 38,в. При рассмотрении принципа работы схемы следует иметь в виду, что если ai < bi, то ai = 0, а bi = 1 и наоборот.

Для сравнения многоразрядных чисел используется следующий алгоритм. Сначала сравниваются значения старших разрядов. Если они различны, то эти разряды и определяют результат сравнения. Если они равны, то необходимо сравнивать следующие за ними младшие разряды, и т. д.

Преобразователи кодов. Индикаторы

Операция изменения кода числа называется его преобразованием. Интегральные микросхемы, выполняющие эти операции, называются преобразователями кодов. Интегральные микросхемы преобразователей кодов выпускаются только для наиболее распространённых операций таких как преобразователи двоичного кода в десятичный, двоично-десятичный, шестнадцатеричный, код Грея или обратных, указанным выше, преобразований.

По своей структуре преобразователи кодов являются дешифраторами, только они преобразуют двоичный код в сигналы не только на одном, но и на нескольких выходах.

В качестве примера рассмотрим преобразователь двоичного кода в код управления 7-сегментным цифровым индикатором. На рисунке 39,а приведена схема подключения индикатора. Индикатор представляет собой полупроводниковый прибор, в котором имеется восемь сегментов, выполненных из светодиодов. Включением и выключением отдельных сегментов можно получить светящееся изображение отдельных цифр или знаков.

Конфигурация и расположение сегментов индикатора показаны на рисунке 39,а. Каждой цифре соответствует свой набор включения определённых сегментов индикатора. Соответствующая таблица отображения цифр и десятичной разделительной точки приведена на рисунке 39,б.

Рисунок 39 Преобразователь двоичного кода в код 7 – сегментного индикатора:

а) — Схема подключения индикатора; б) — Таблица состояний.

 

По внутренней схеме включения индикаторы подразделяются на индикаторы с общим катодом и с общим анодом. Схемы обоих видов индикаторов приведены на рисунке 40,а и 40,б соответственно.

Существует широкая гамма различных модификаций семисегментных индикаторов. Они отличаются друг от друга размерами, цветом свечения, яркостью, расположением выводов.

Рисунок 40 Схемы индикаторов: а) — с общим катодом; б) — с общим анодом.

Вивчення схем і функціональних можливостей основних типів тригерів; експериментальне вивчення тригерів і схем управління. Вивчення пристрою і роботи лічильників імпульсів і регістрів.

Цифровой компаратор

Цифровым компаратором принято называть комбинационное логическое устройство, предназначенное для сравнения чисел, представленных в двоичном коде.

Число входов определяется количеством разрядов сравниваемых чисел. На выходах компаратора формируется три сигнала:

F= — числа в сравниваемых разрядах равны;

F> — первое число больше второго;

F< — первое число меньше второго.

Рассмотрим таблицу истинности цифрового компаратора для сравнения одноразрядных чисел (таблица 4.6):

Таблица 4.6

Таблица истинности одноразрядного цифрового компаратора

Запишем систему ФАЛ одноразрядного цифрового компаратора:

(4.5)

Анализ таблицы истинности и соответствующей ей системы ФАЛ показывает, что при любой комбинации входных сигналов только на одном выходе цифрового компаратора будет логическая единица, а на остальных – логический нуль. В случае если сформировать любые два выходных сигнала, третий можно будет получить из этих двух известных сигналов. Преобразуем систему ФАЛ цифрового компаратора согласно этому утверждению:

(4.6)

Для минимизации системы ФАЛ цифрового компаратора лучше будет сформировать сигналы F> и F<, а F= — получить как их функцию. Схема цифрового компаратора, построенная по такой системе ФАЛ, представлена на рис. 4.11.

Следует отметить, что существует ещё более простая схема цифрового компаратора, для реализации которой используется функция ʼʼИсключающее ИЛИʼʼ. Рассмотрим эту функцию более подробно.

4.6. Функция ʼʼИсключающее ИЛИʼʼ

Функция ʼʼИсключающее ИЛИʼʼ принято называть также сумма по модулю два или неравнозначность. Значение функции записывается выражением . Рассмотрим таблицу истинности данной функции (таблица 4.7), в которой также представлена её инверсия ʼʼИсключающее ИЛИ-НЕʼʼ .

 
 

Рис. 4.11. Схема цифрового компаратора

Таблица 4.7

Таблица истинности функций ʼʼИсключающее ИЛИʼʼ и ʼʼИсключающее ИЛИ-НЕʼʼ

Х1 Х0

Условное графическое обозначение логических элементов, выполняющих операции ʼʼИсключающее ИЛИʼʼ и ʼʼИсключающее ИЛИ-НЕʼʼ представлено на рис. 4.12.

 
 
а)
б)

Рис. 4.12. Условное графическое обозначение логических элементов, выполняющих операции:

а — ʼʼИсключающее ИЛИʼʼ, б — ʼʼИсключающее ИЛИ-НЕʼʼ

Логические элементы, выполняющие операции ʼʼИсключающее ИЛИʼʼ и ʼʼИсключающее ИЛИ-НЕʼʼ, всœегда имеют только два входа, то есть операция всœегда выполняется только над двумя переменными.

Нетрудно заметить, что операция ʼʼИсключающее ИЛИ-НЕʼʼ соответствует сигналу F= цифрового компаратора. Воспользовавшись таким логическим элементом, можно упростить схему цифрового компаратора. Такая схема представлена на рис. 4.13.

 
 

Рис. 4.13. Схема цифрового компаратора с использованием ЛЭ ʼʼИсключающее ИЛИ-НЕʼʼ

Лабораторная работа №4. «Работа в Electronics Workbench. Цифровые компараторы»


Подборка по базе: 13 Методические основы организации и.docx, ПП ПМ.01 Методические рекомендации по прохождению практики 4 сем, Методические указания по КП.doc, Методические указания по постановке и монтажу видеофильма о внеш, 3_Методические указания к ДЗ социология.docx, метод рекомендации по выполнению рефератов и презентаций.docx, МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ОФОРМЛЕНИЮ.pdf, Методические указания к отчету.docx, 1. Методические рекомендации к проведению киновикторины.docx, Рекомендации к выполнению ПЗ (1).docx
1   2   3   4   5   6   7
Лабораторная работа №4. «Работа в Electronics Workbench. Цифровые компараторы».

1. Цель работы:

1.1. Изучить принцип работы цифрового компаратора.
2. Общие сведения.

Компараторы используются для сравнения двух сигналов и, в случае если эти сигналы не равны, позволяют определить больший из них. Цифровой компаратор необходим для сравнения двух двоичных чисел. В табл. 4.1 указаны выходные сигналы цифрового компаратора при поступлении на его входы 1 или 0.
Таблица 4.1. Таблица истинности цифрового компаратора.


Входы

Выходы

a

b

Fa>b

Fa=b

Fa

1

1

0

1

0

1

0

1

0

0

0

1

0

0

1

0

0

0

1

0

По известным правилам на основании табл. 4.1 можно записать следующие логические функции, характеризующие соотношение одноразрядных чисел:

; ; .

Если значения a и b таковы, что правая часть функции равна 1, то соотношение, указанное в левой части, выполняется. Если правая часть функции равна 0, то соотношение между a и b противоположно указанному.

Схема одноразрядного компаратора, реализующая приведенные функции, показана на рис. 4.1.

Рис. 4.1. Схема цифрового одноразрядного компаратора.
Рассмотрим боле подробно функцию равенства чисел Fa=b, или функцию «Равнозначность». По смыслу данная функция противоположна функции Fab «Неравнозначность». Т.к. , то .

Поэтому проверку равенства пары одноименных разрядов двух двоичных чисел можно осуществлять с помощью элемента «Равнозначность» (рис. 4.2).

Рис. 4.2. Условное обозначение элемента «Равнозначность».
При этом два двоичных числа A и В равны, если в одноименных разрядах образующих их чисел находятся одинаковые цифры (a0=b0 И a1=b1 И … an-1=bn-1), или:


Рис. 4.3. Поразрядное сравнение.
Когда цифры в одноименных разрядах чисел А и В одинаковы, на выходах всех элементов «Равнозначность» (рис. 4.3) появляются 1, и значит FA=B=1. Если же хотя бы в одной из пар сравниваемых разрядов цифры различны, то на выходе элемента «Равнозначность» появится логический 0 и FA=B=0, а значит А и В не равны.
3. Задания для выполнения лабораторной работы.

3.1. Реализовать цифровой одноразрядный компаратор в соответствии со схемой представленной на рис. 4.1, проверить правильность его работы.

3.2. Реализовать логический элемент «Равнозначность» , проверить правильность его работы. Для этого, используя известное выражение:

необходимо составить его схему и преобразовать ее в отдельный элемент. Этого делается с помощью пункта «Create Subcircuit» меню «Circuit» (рис. 4.4).

Собрав схему, выделяем образующие ее логические элементы «мышью» и создаем элемент.

Рис. 4.4. Меню «Circuit».
В поле «Name» появившегося диалога задаем имя элемента и создаем его. При этом если ввести имя уже существующего элемента, то с ним можно проделать ряд операций, например, изменить схему.

Рис. 4.5. Задание имени элемента.

Рис. 4.6. Инструмент «Favorites».
Вновь созданный элемент попадает в панель «Favorites» и становится доступным для работы с ним.

Увеличить количество входов логического элемента можно, установив необходимое их количество на закладке «Number of inputs» окна свойств, вызываемых двойным щелчком мыши на элементе.

3.3. Реализовать схему поразрядного сравнения двух двоичных чисел в соответствии со схемой представленной на рис. 4.3, проверить правильность ее работы.
4. Контрольные вопросы.


  1. Что такое компаратор?

  2. Как и с помощью какого элемента осуществляется поразрядное сравнение двоичных чисел?
1   2   3   4   5   6   7

Компаратор величины в цифровой логике

Цифровой компаратор величины представляет собой комбинационную схему, которая сравнивает два цифровых или двоичных числа , чтобы выяснить, является ли одно двоичное число равным, меньшим или большим, чем другое двоичное число. Мы логически разрабатываем схему, для которой у нас будет два входа, один для A, а другой для B, и три выходных клеммы, одна для условия A > B, одна для условия A = B и одна для условия A < B.

 

 

1-битный компаратор величин –

Компаратор, используемый для сравнения двух битов, называется однобитовым компаратором.Он состоит из двух входов, каждый для двух однобитных чисел, и трех выходов для генерации меньше, равно и больше, чем между двумя двоичными числами.

Таблица истинности для 1-битного компаратора приведена ниже:

Из вышеприведенной таблицы истинности логические выражения для каждого выхода могут быть выражены следующим образом:
 

 A>B: AB'
А<В: А'В
A=B: A'B' + AB 

Из приведенных выше выражений мы можем вывести следующую формулу:

Используя эти логические выражения, мы можем реализовать логическую схему для этого компаратора, как показано ниже:

Логическая диаграмма неверна

 

2-битный компаратор величины –

Компаратор, используемый для сравнения двух двоичных чисел, каждое из двух битов, называется 2-битным компаратором величины.Он состоит из четырех входов и трех выходов для генерации меньше, равно и больше, чем между двумя двоичными числами.

Таблица правды для 2-битного компаратора приведена ниже:

от вышеуказанной таблицы истины K-карта для каждого выхода можно сделать следующим образом:

Из приведенных выше K-карт логические выражения для каждого выхода могут быть выражены следующим образом:

 A>B:A1B1' + A0B1'B0' + A1A0B0'
A=B: A1’A0’B1’B0’ + A1’A0B1’B0 + A1A0B1B0 + A1A0’B1B0’
   : A1’B1’ (A0’B0’ + A0B0) + A1B1 (A0B0 + A0’B0’)
   : (A0B0 + A0’B0’) (A1B1 + A1’B1’)
   : (A0 Ex-Nor B0) (A1 Ex-Nor B1)
A 

Используя эти логические выражения, мы можем реализовать логическую схему для этого компаратора, как показано ниже: Компаратор –

Компаратор, используемый для сравнения двух двоичных чисел, каждое из четырех битов, называется компаратором 4-битных величин.Он состоит из восьми входов, каждый для двух четырехбитных чисел, и трех выходов для генерации меньше, равно и больше, чем между двумя двоичными числами.

В 4-битном компараторе условие A>B возможно в следующих четырех случаях:

  1. Если A3 = 1 и B3 = 0
  2. Если A3 = B3 и A2 = 1 и B2 = 0
  3. Если A3 = B3, A2 = B2 и A1 = 1 и B1 = 0
  4. Если A3 = B3, A2 = B2, A1 = B1 и A0 = 1 и B0 = 0

Аналогично условие для A  

  1. Если A3 = 0 и B3 = 1
  2. Если A3 = B3 и A2 = 0 и B2 = 1
  3. Если A3 = B3, A2 = B2 и A1 = 0 и B1 = 1
  4. Если A3 = B3, A2 = B2, A1 = B1 и A0 = 0 и B0 = 1

Условие A=B возможно только тогда, когда все отдельные биты одного числа точно совпадают с соответствующими битами другой номер.

Из приведенных выше утверждений логические выражения для каждого выхода могут быть выражены следующим образом:

AA, 831331 r: (A3 EioNor 33)A2132′ a (A3 Ex-Nor 133) (A2 Ex-Nor 132)A131′ a ( A3 Ex-Nor 33) (A2 ENor132) (Al Ex-Nor 31)A01301 
,13: A3'03 a (A3 Ex-Nor 33)A211:12 a (A3 Ex-Nor 83) (A2 Ex-Nor 132 )Ar131 a (A3 Ex-Nor 33) (A2 Ex-Nor32) (Al Ex-Nor 131)A0N30 
A=B: (A3 Ex-Nor B3) (A2 Ex-Nor 82) (Al Ex-Nor BI) (AO Ex-Nor BO)

Используя эти логические выражения, мы можем реализовать логическую схему для этого компаратора, как показано ниже: четыре бита путем каскадирования двух или более 4-битных компараторов, называется каскадным компаратором.При каскадировании двух компараторов выходы младшего компаратора подключаются к соответствующим входам старшего компаратора.

 

 

Применение компараторов –

 

  1. Компараторы используются в центральных процессорах (ЦП) и микроконтроллерах (МК).
  2. Они используются в приложениях управления, в которых двоичные числа представляют физические переменные, такие как температура, положение и т. д.сравниваются с эталонным значением.
  3. Компараторы также используются в качестве контроллеров процессов и для управления серводвигателями.
  4. Используется для проверки пароля и биометрических приложений.

Ссылки –  
Цифровой компаратор – Википедия
Компаратор – epgp.inflibnet

 

Цифровые компараторы и величина:1,2,4 Биты Компараторы Таблица истинности

9000 и вентили НЕ, которые соединяют цифровые сигналы, присутствующие на их входных концах, и выдают выходные данные в зависимости от состояния этих входов.

Например, помимо способности складывать и вычитать двоичные числа, мы должны иметь возможность сравнивать их и решать, является ли значение ввода A больше (>), меньше (<) или равно (=) значение на входе B и т.д.

Цифровой компаратор выполняет это, используя различные логические элементы, которые работают на принципах булевой алгебры. Доступны два основных типа цифровых компараторов: Компаратор идентичности и компаратор величины.

Ознакомьтесь с типами компьютерных сетевых устройств здесь.

Компаратор идентичности

Компаратор идентичности — это цифровой компаратор, который проверяет только равенство двух задействованных сигналов на своих входах. Он имеет два входа и только один выходной контакт. Выходной контакт отображает логический высокий сигнал, когда два значения равны, в противном случае он дает низкий сигнал.

Точнее, мы можем сказать:

  • Для двух входов, скажем, P и Q, если
  • P = Q, то выведите HIGH
  • I.e P = Q=1 или P = Q=0
  • и если
  • P ≠ Q, то выведите LOW

Компараторы величин

Компараторы величин выполняют сравнение, анализируя все факторы. Он показывает результаты для большего (>), равного (=) или меньшего (<) значения путем сравнения величины двух входных данных.

1-битные компараторы

Компаратор, используемый для сравнения двух битов, как обсуждалось выше, называется однобитовым компаратором.Отныне содержит три выходных контакта и, соответственно, любой из трех выходных контактов компаратора величин становится высоким в соответствии с входными условиями (меньше, равно и больше).

Узнайте разницу между ОЗУ и ПЗУ здесь.

Предположим, что A и B являются двумя входами компараторов величин. И три выхода будут A> B, A = B и A < B. Более того, в зависимости от проведенного сравнения любой из заданных выходов будет высоким. Таблица правды на 1-битный компаратор объясняется ниже:

A 9 9 9 9
B A = B A> B
0 0 0 1 0
0 9 9
1 0 0 0 1
1 1 0 1 0

Из приведенной выше таблицы истинности видно, что когда оба входа идентичны, т.е.е. либо 0, либо 1, тогда 2-й контакт, который дает эквивалентность между двумя значениями в таблице сравнения, становится высоким.

Когда А больше В; компараторы создают высокий сигнал на соответствующем выводе на выходе. Точно так же, когда величина A больше, чем B, выход на выводе, отображающем P < Q, будет высоким.

Ключевые термины

Для 1-битных компараторов

  • Имеется два входа.
  • Четыре комбинации ввода.

\(A=B\стрелка вправо\ \над чертой{A}\ \над чертой{B}+AB\)

\(A>B\стрелка вправо\ A\над чертой{B}\)

\(A< B\rightarrow\ \overline{A}B\)

Узнайте все о воротах операционной здесь.

2-битные компараторы

Для двух входов по 2 бита мы получим 16 возможных комбинаций входов. Соответственно, в этом случае на выходе будут отображаться высокие и низкие значения в зависимости от идентификации 2-битного значения двоичного входа.

Рассмотрим приведенную ниже 2-битную таблицу истинности двоичных компараторов: overline{B}_0\)

\(A

\( A=B\ \rightarrow(A_0\odot\ B_0)(A_1\odot\ B_1)\)

  • Всякий раз, когда оба входа идентичны i.e либо 0, либо 1, тогда выходной контакт, изображающий A = B, будет высоким.
  • Аналогично, для всех состояний, в которых битовое состояние A больше, чем B, выходной контакт, изображающий A > B, будет только высоким.
  • И когда мера B больше, чем A, тогда соответствующий контакт, представляющий A

Узнайте о Вратах И здесь.

4-битные компараторы

Компаратор, применяемый для сравнения двух двоичных чисел с каждым из четырех битов, называется 4-битным компаратором величины. Он состоит из 8 входов, каждый для двух четырехбитных чисел, и трех выходов для генерации меньше (<), равно (=) и больше (>) между двумя двоичными числами. Аналогично 3-битным компараторам получаются выходные данные для 4-битных компараторов.

Узнайте больше о цифровой электронике здесь.

Мы надеемся, что приведенная выше статья о компараторах поможет вам понять и подготовиться к экзамену.Оставайтесь с нами в приложении Testbook, чтобы получать больше обновлений по связанным темам, связанным с цифровой электроникой, и различным подобным предметам. Кроме того, обратитесь к серии тестов, доступных для проверки ваших знаний по нескольким экзаменам.

Часто задаваемые вопросы о компараторах

В.1 Сколько существует типов цифровых компараторов?

Ответ 1 Доступны два основных типа цифровых компараторов: компаратор идентичности и компаратор величины.

В.2 Что такое электронный компаратор?

Ответ 2 Схема компаратора сравнивает два напряжения и генерирует на выходе либо 1 (для положительного напряжения), либо 0 (для отрицательного напряжения), чтобы показать, какое из них больше. Компараторы часто используются для проверки того, коснулся ли вход некоторого заранее определенного значения или нет.

В.3 Для чего нужен цифровой компаратор?

Ответ 3 Цифровой компаратор, также известный как компаратор величин, представляет собой электронное устройство, которое принимает на вход два числа в двоичной форме и определяет, является ли одно число большим, меньшим или равным другому числу.Компараторы применяются в центральных процессорах (CPU) и микроконтроллерах (MCU).

Q.4 Что такое 2-битный компаратор?

Ответ 4 2-битный компаратор величин используется для сравнения двух двоичных чисел, каждое из которых состоит из двух битов. Он включает четыре входа и три выхода для генерации меньше, равно и больше, чем между двумя двоичными числами.

Q.5 Что такое компаратор и его применение?

Ответ.5 Компаратор представляет собой электронный элемент, сравнивающий два входных напряжения. Они находят применение в процессорах и микроконтроллерах. Схема компаратора используется в приложениях управления, где двоичные числа представляют физические переменные, такие как температура, положение и т. д., которые сравниваются с эталонным значением. Компараторы также используются в качестве контроллеров процессов и для управления серводвигателями. Они также используются для проверки пароля и биометрических приложений.

Создайте бесплатную учетную запись, чтобы продолжить чтение

  • Получайте мгновенные оповещения о вакансиях бесплатно!

  • Получите Daily GK и текущие события Capsule и PDF-файлы

  • Получите более 100 бесплатных пробных тестов и викторин


Подпишись бесплатно У вас уже есть аккаунт? Войти

Следующий пост

Однобитовый компаратор в технологии клеточных автоматов с квантовыми точками (QCA) с использованием новых вентилей QCA-XNOR

Али Хусейн Маджид получил B.наук степень Университета Куфы, Наджаф в 2006 году, и степень магистра наук. получил степень в Технологическом университете Багдада в 2012 году по специальности электронная инженерия. Сейчас он работает на кафедре электротехники Куфского университета, а также работает над докторской диссертацией. степень в Universiti Tun Hussein Onn Malaysia (UTHM), Parit ​Raja. Его исследовательские интересы сосредоточены на схемах и системах наноэлектроники, а также на искусственном интеллекте.

Мохд Шамиан Зайнал получил B.англ. степень Университета технологий Малайзии, Джохор в 2001 г. и степень магистра наук. степень UTHM в 2003 году, оба в области электротехники. Он получил докторскую степень. получил степень в области вычислительной техники в Университете Хоккайдо, Саппоро, в 2010 году. В настоящее время он является старшим преподавателем кафедры электротехнических технологий и преподавателем факультета инженерных технологий UTHM. Его исследовательские интересы связаны с внедрением программируемых вентильных матриц (FPGA) и оптимизацией систем мониторинга.

Эсам Алкалди получил степень бакалавра наук. и магистр наук. получил степень в области компьютерной инженерии в Университете Аль-Нахрейн, Багдад, в 1999 и 2002 годах соответственно. Он получил докторскую степень. получил степень в области компьютерной инженерии в Университете Шахида Бехешти, Тегеран, в 2014 году. В настоящее время он работает директором Центра исследований и разработок информационных технологий (ITRDC), факультет электротехники, Университет Куфы. Его исследовательский интерес в основном сосредоточен на проектировании цифровых схем с использованием появляющихся нанотехнологий.

Danial Md. Nor получил B.Tech. степень в области электротехники с образованием в Universiti Teknologi Malaysia, Куала-Лумпур в 1998 году, и степень магистра наук. получил степень в области информационных технологий в Universiti Sains Malaysia, Penang в 2001 году. Он получил степень доктора философии. получил степень в 2016 году. Он поступил на кафедру электротехнических технологий UTHM в качестве преподавателя в 2002 году, а в 2009 году стал старшим преподавателем. Он был заведующим кафедрой электротехнических технологий, а затем кафедрой вычислительной техники с 2002 по 2008 год.Он является членом Малайзийской секции IEEE, членом Всемирной ассоциации инженеров по компьютерам и электронике (UACEE) и ассоциированным членом фокус-группы по вычислительным сигналам, изображениям и интеллекту (CSII). Его исследовательские интересы включают обработку изображений, поиск изображений и видео на основе контента, встроенные системы, компьютерные сети, а также анализ документов и управление контентом.

© 2020 Китайский университет электронных наук и технологий. Издательские услуги, предоставляемые Elsevier B.V. от имени KeAi Communications Co. Ltd.

n-битный компаратор с использованием 1-битного компаратора

Презентация на тему: " n-битный компаратор с использованием 1-битного компаратора" — Транскрипт:

ins[data-ad-slot="4502451947"]{display:none !важно;}} @media(max-width:800px){#place_14>ins:not([data-ad-slot="4502451947"]){display:none !important;}} @media(max-width:800px){#place_14 {ширина: 250px;}} @media(max-width:500px) {#place_14 {ширина: 120px;}} ]]>

1 n-битный компаратор с использованием 1-битного компаратора
Наша цель — создание n-битной схемы с использованием 1-битного строительного блока Сравнение двух n-битных чисел на предмет их равенства A ----> An-1 An-2 …… ……A0 B ----> Bn-1 Bn-2………….B0 Сначала мы сравним два числа на равенство. Начать с MSB и сравнивать по одному биту за раз. Если бит одного числа больше соответствующего бита другого числа, то число больше. Это становится решением Else, т. Е. Если два бита равны, то сравните следующий бит. Повторите последние два шага

2 Базовый строительный блок для n-разрядного компаратора
1-разрядный компаратор формирует строительный блок для сравнения двух n-разрядных чисел.E — каскадный сигнал Ei+1 — каскадный вход, Ei — каскадный выход Ei+1 = 1 означает, что два числа пока не равны Ei+1 = 0 означает, что два числа пока равны Если Ei+ 1 = 1, тогда Ei = 1 Иначе Ei = Ei+1 + (Ai XOR Bi ) Ai Bi Ei+1 Ei

3 Используя 1-битные строительные блоки, можно построить n-битную схему
Используя строительный блок, мы можем построить n-битную схему компаратора Каково значение входа En ? Окончательный результат таков: если E0 = 0, то A = B, а если E0 = 1, то A != B An-2 Bn-2 En En En-1 E1 E0 An-1 Bn-1 A0 B0

4 1-битный комплексный компаратор
Затем мы сравниваем два числа для A > B, A = B или A < B. Базовый строительный блок для этой цели показан на рисунке. Первичные входы — Ai и Bi. Каскадные входы — (A> B)in, (A=B)in и (AB)out, (A=B)out и (AВ)выход = (А>В)вход + (А=В)вход .(Ai.Bi’) (AB)вход (A=B)вход (AB)выход (A=B)выход (A

5 1-битный упрощенный комплексный компаратор
1-битный блок комплексного компаратора изменен, чтобы иметь меньше каскадных сигналов. Он имеет два основных входа, два каскадных входа и два каскадных выхода. Уравнения для выходов (A>B)out = (A>B)in + (AB)in’ . ( Ai' Bi ) Если оба (A>B)out и (AB)in (AB)out (A

6 Строительный блок 1-битного максимизатора
1-битный блок максимизатора аналогичен упрощенному комплексному компаратору. Он имеет два первичных входа, один первичный выход, два каскадных входа и два каскадных выхода. вход больше. Уравнения для выходов: (A>B)out = (A>B)in + (AB)in’ . (Ai’ Bi) M = (A>B)in . А + (А<В) в . B + (A>B)in’ . (А<В)в’ . (Ai + Bi) Ai Bi (A>B)вход (AB)выход (A
Компаратор величины

и цифровой компаратор: типы и их применение

В настоящее время электроника полностью вошла в жизнь человека, и во всем мире наблюдается значительный прогресс в использовании электронных устройств. Предоставляя множество преимуществ, электроника в настоящее время настолько распространена, что почти проще думать об устройствах, которые ее не используют, чем об устройствах, которые ее используют.Усиленная тенденция в электронной технике сегодня позволила нам обсудить широко используемые устройства цифрового компаратора и компаратора величин. Затем, после обширных характеристик операционных усилителей, наиболее широко распространенными простыми электронными устройствами являются компараторы. Итак, давайте углубимся в темы о том, что такое цифровой компаратор, его работу, производительность и приложения.


Цифровой компаратор и компаратор амплитуд

Подробное обсуждение цифрового компаратора и компаратора величины в основном включает следующее.

Что такое цифровой компаратор?

Поскольку сравнение данных в основном требуется во многих цифровых системах во время логических или арифметических функций, цифровые компараторы являются лучшим вариантом для сравнения данных. Цифровые компараторы являются наиболее подходящими комбинационными логическими схемами, используемыми для сравнения относительных величин двух двоичных чисел.

Устройство принимает два двоичных числа (A и B) в качестве входных данных и генерирует выходные данные на основе величины данных входных данных (пример: A=B или A>B или A

Что такое компаратор величин?

Компараторы величины

в основном используются в микроконтроллерах и ЦП для адресного сравнения данных, регистрации и выполнения всех других арифметических операций. Компараторы величины реализованы во многих устройствах, и каждое устройство автоматического отключения, безусловно, разработано с использованием компаратора.

Компаратор — это инструмент для принятия решений, который можно использовать в многочисленных устройствах управления. Принимая два двоичных числа в качестве входных данных (A и B), сравнение данных с помощью компараторов величин производит вывод, указывающий на равенство (A=B), логическую 1 в двух условиях, когда (A>B или A

Типы компараторов величины

Существуют различные виды компараторов величин, в том числе следующие.

1-битный компаратор величин

Компаратор, который сравнивает два двоичных бита и выдает три результата на основе относительных величин заданных двоичных битов, называется компаратором 1-битных величин.

Истина
Таблица

А

Б А<В А>В

А=В

0

0 0 0 1

0

1 1 0

0

1 0 0 1

0

1 1 0 0

1

Таблица истинности выводит выражения AB и A=B, как показано ниже

А<В – А’В

А>В – АВ’

А=В – А’В’+АВ

С этими выражениями принципиальная схема может быть следующей

1-битная величина

2-битная величина Компаратор

Компаратор, который сравнивает два двоичных числа (каждое число имеет 2 бита) и выдает три результата на основе относительных величин заданных двоичных битов, называется 2-битным компаратором величин.

Таблица правды

А1

А0 В1 В0 А<В А=В А>В

0

0 0 0 0 1 0

0

0 0 1 1 0

0

0 0 1 0 1 0

0

0

0 1 1 1 0

0

0 1 0 0 0 0

1

0

1 0 1 0 1

0

0

1 1 0 1

0

0

0

1 1 1 1 0

0

1

0

0 0 0 0

1

1

0 0 1 0 0

1

1

0

1 0 0 1

0

1

0 1 1 1 0

0

1

1 0 0 0 0 1

1

1 0 1 0 0

1

1

1 1 0 0 0

1

1 1 1 1 0 1

0

Таблица истинности выводит выражения AB и A=B, как показано ниже

A

A>B – A1B1’ + A0B1’B0’ + A1A0B0’

A=B – (A0 Ex-Nor B0) (A1 Ex-Nor B1)

С этими выражениями принципиальная схема может быть следующей

2-битная величина

3-битный компаратор величины

Компаратор, который сравнивает два двоичных числа (каждое число имеет 3 бита) и выдает три результата на основе относительных величин заданных двоичных битов, называется компаратором 3-битных величин.

3-битная величина

Равные функции: A0 = B0, A1= B1, A2 = B2

Тогда A=B = (A0’B0’ + A0B0)(A1’B1’ + A1B1)(A2’B2’ + A2B2)

Выход A< B в случаях

А2<В2

A2 = B2 затем A1

A2 = B2, A1 = B1 затем A0

A

Выход A> B i в случаях

А2>В2

A2 = B2 затем A1>B

A2 = B2, A1 = B1, тогда A0>B0

A>B = A2B2’ + + [(A2’B2’ + A2B2) * A1B1’] + + [(A2’B2’ + A2B2) * [(A1’B’ + A1B1) * A0B0’]

3-битная логическая диаграмма

4-битный компаратор величин

Компаратор, который сравнивает два двоичных числа (каждое число имеет 4 бита) и выдает три результата на основе относительных величин заданных двоичных битов, называется компаратором 4-битных величин.

Входные биты могут быть обозначены как A = A3 A2 A1 A0 и B = B3 B2 B1 B0

Вывод A>B в случаях

А3 = 1 и В3 = 0

A3 = B3 и A2 = 1, B2 = 0

A3 = B3 и A2= B2 и A1 = 1 и B1 = 0

A3 = B3 и A2= B2 и A1 = B 1 и A0 = 1 и B0 = 0

и A>B можно выразить как

A>B = A3B3' + (A3 Ex-Nor B3) A2B2' + (A3 Ex-Nor B3) (A2 Ex-Nor B2) A1B1' + (A3 Ex-Nor B3) (A2 Ex-Nor B2) (A1 Ex-Nor B1) A0B0'

пока

A

Аналогично, A=B можно выразить как

.

A=B = (A3 Ex-Nor B3) (A2 Ex-Nor B2) (A1 Ex-Nor B1)(A0 Ex-Nor B0)

С этими выражениями принципиальная схема может быть следующей.

4-битная величина

В основном 4-битные компараторы представлены в виде ИС, и широко используется ИС 7485. Сравнение данных можно выполнить, заземлив входы A>B, A

8-битный компаратор величин

Здесь возможно сравнение данных посредством каскадирования двух 4-битных компараторов. Схема подключена, как показано ниже

8-битная величина

Выходы младшего компаратора подключены к соответствующим каскадным входам старшего компаратора

В компараторе нижнего порядка каскадный вход (A=B) должен быть подключен к HIGH, а A, B должен быть подключен к LOW.Результат 8-битного компаратора является выходом компаратора более высокого порядка.

Компаратор приложений

Цифровой компаратор и компаратор величин используются в различных приложениях, где сравнение данных в основном требуется во многих действиях, и они также имеют много преимуществ.

  • Теперь рассмотрим несколько применений компараторов
  • Используется для целей авторизации (например, для управления паролями) и биометрических приложений.
  • Они реализованы в контроллерах процессов, а также в устройствах управления серводвигателями.
  • Реализовано для сравнения данных таких переменных, как температура, давление сравнивается с эталонными значениями.
  • Используется для адресации схемы декодирования в компьютерах.

Таким образом, речь идет о цифровом компараторе и компараторе величин. Таким образом, повышенная производительность компараторов позволила этим устройствам получить более широкое распространение в электронной промышленности и реализовать их во многих приложениях.

 

Что такое цифровой компаратор? Компаратор величины и идентичности

Определение : Цифровой компаратор представляет собой комбинационную логическую схему , которая используется для сравнения двух двоичных значений .По сути, он генерирует желаемый сигнал (либо низкий, либо высокий) на выходе при сравнении двух цифровых значений, поступающих на его вход.

Все мы знаем, что комбинационные схемы (например, сумматор и вычитатель) производят сложение и вычитание двоичных значений, присутствующих на входных клеммах. Но, наряду со сложением и вычитанием, некоторые приложения требуют сравнения двух значений, присутствующих на входных клеммах.

В основном цифровой компаратор бывает двух типов:

  • Компаратор идентичности
  • Компаратор амплитуд

Здесь, в этом разделе, мы подробно обсудим идею цифрового компаратора.

В комплекте: цифровой компаратор

  1. Компаратор идентичности
  2. Компаратор величин

Компаратор идентичности

Цифровой компаратор, который сравнивает только равенство двух приложенных сигналов на своих входах, называется компаратором тождества. Он имеет 2 входа и только 1 выход. Выходной контакт показывает высокий логический уровень, когда два значения равны, в противном случае он показывает низкий уровень сигнала.

Точнее, можно сказать,

.

Для двух входов P и Q, если

P = Q, затем выведите HIGH

и если

P ≠ Q, затем вывод LOW

Компаратор магнитуд

В основном компаратор величин выполняет сравнение, учитывая все факторы.Он показывает результаты для большего, равного или меньшего значения путем сравнения величины двух входных данных. Следовательно, содержит 3 выходных контакта и, соответственно, любой из 3 выходных контактов компаратора величины становится высоким.

Предположим, что P и Q являются двумя входами компаратора величин. И 3 выхода будут P> Q, P = Q и P < Q. И в зависимости от выполненного сравнения любой из заданных выходов будет высоким.

На рисунке ниже представлена ​​блок-схема компаратора величин, имеющего 2 входа P и Q:

Вот в этом разделе мы отдельно разберемся, как меняется выход компаратора при изменении количества битов на входе компаратора.

1-битный компаратор величин

Давайте сначала разберемся с работой 1-битного двоичного компаратора, используя таблицу истинности:

P Q P > Q P = Q P
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0

Как мы видим, для 2 двоичных входов по 1 биту у нас есть 4 возможных комбинации.И, следовательно, в зависимости от сравнения, выполненного на P и Q, компаратор величин устанавливает высокий уровень на любом из выходных контактов из трех.

Из таблицы истинности, показанной выше, видно, что когда оба входа одинаковы, т. е. либо 0, либо 1, то контакты 2 и , которые показывают эквивалентность между двумя значениями при сравнении, становятся высокими.

Когда P больше Q, компаратор формирует высокий сигнал на соответствующем выводе на выходе. Точно так же, когда величина Q больше, чем P, выход на выводе, показывающем P < Q, будет высоким.

Давайте теперь посмотрим на K-карту представления 2 входных компараторов:

Для P > Q

Для P = Q

Для P < Q

1-битная схема компаратора амплитуд

Логическая схема для 1-битного компаратора представлена ​​как:

2-битный компаратор величин

Для двух входов по 2 бита у нас будет 16 возможных комбинаций. Следовательно, в этом случае на выходе будет отображаться высокое и низкое значение в зависимости от сравнения 2-битного значения двоичного ввода.

Рассмотрим таблицу истинности для 2-битного двоичного компаратора:

Здесь мы предоставили десятичный эквивалент 2-битных двоичных значений для обоих входов P и Q, чтобы упростить сравнение.

Изучив таблицу, вы можете четко определить различные условия, при которых соответствующий выходной сигнал является высоким.

Например, когда оба входа равны 0 или 1, тогда выходной контакт, представляющий P = Q, будет высоким. Точно так же для всех тех условий, где битовое значение P больше, чем Q, выходной контакт, представляющий P > Q, будет только высоким.

Когда величина Q больше, чем P, соответствующий вывод, представляющий P

Таким образом, сравнение между двумя входными данными выполняется компаратором величин.

Давайте теперь посмотрим представление K-карты для всех 3 выходов отдельно:

Для P > Q

Для P = Q

Для P < Q

Итак, наблюдая логические выражения, реализованные из К-карты, мы можем получить соответствующую логическую схему.

Схема 2-битного компаратора амплитуд

Логическая схема представлена ​​как:

n-битный компаратор величин

Иногда мы сталкиваемся с такими задачами, как найти количество возможных комбинаций логического старения для P > Q , P < Q или P = Q . И невозможно все время составлять таблицу истинности для этого конкретного количества битов, а затем считать высокий логический уровень для этого соответствующего выхода.

Таким образом, мы можем использовать обобщенное выражение для суммарных комбинаций двух входов, по n бит каждый.

Поскольку у нас есть 2 входа по n бит каждый, поэтому всего у нас есть 2n бит.

Следовательно, мы будем иметь возможные комбинации как:

2 2n

Как видно из предыдущего раздела 2-битного компаратора, на выходе было всего 4 (т. е. 2 2 ) комбинаций, для которых два входа были равны (P = Q).

Таким образом, в случае n-бит мы можем сказать

P = Q будет всего 2 n раз.

Итак, P не равно Q будет 2 2n – 2n раза.

: 2 2n — общее количество возможных комбинаций из n битов.

Также здесь следует отметить, что количество комбинаций, где P>Q, равно P

Следовательно, его можно указать как

.

2 2n – 2 n / 2

: 2 2n – 2 n – число высоких логических значений для P ≠ Q.

Предположим, у нас есть два входа по 3 бита каждый, поэтому в этом случае

Всего комбинаций будет 2 6 i.т. е., 64. Следовательно, два входа будут равны в общей сложности 8 раз и не будут равны для остальных раз (т. е. 64 – 8 = 56)

И таким образом из 56 комбинаций всего 28 раз 1 ст ввод будет больше а для остальных 28 комбинаций другой.

Таким образом, мы можем провести сравнение для большего числа битов.  

Что такое 4-битный компаратор? – Бездорожный магазин

Что такое 4-битный компаратор?

4-битный компаратор величин представляет собой аппаратное электронное устройство, которое принимает на вход два числа по 4 двоичных разряда каждое и определяет, является ли одно число больше, меньше или равно другому числу.Пусть A и B — два двоичных числа по 4 бита в каждом.

Как сделать 4-битный компаратор?

Компаратор, используемый для сравнения двух двоичных чисел, каждое из которых состоит из четырех битов, называется 4-битным компаратором величины….4-битным компаратором величины —

  1. Если A3 = 1 и B3 = 0.
  2. Если A3 = B3 и A2 = 1 и B2 = 0.
  3. Если A3 = B3, A2 = B2 и A1 = 1 и B1 = 0.
  4. Если A3 = B3, A2 = B2, A1 = B1 и A0 = 1 и B0 = 0.

Что выдает компаратор идентичности?

Identity Comparator — это цифровой компаратор, который имеет только один выход.Он становится высоким, когда A = B, либо обе 1 (высокий), либо оба 0 (низкий). Этот компаратор может быть реализован комбинацией логических элементов (исключающее ИЛИ и И), как показано на рисунке 1.

Что такое компаратор равенства?

Наиболее распространенным типом компаратора является «компаратор на равенство». Этот тип компаратора определяет, идентичны ли два входных значения. Если значения совпадают, компаратор генерирует «1» (истина). Если входные значения отличаются, компаратор генерирует «0» (ложь).

Зачем нужен компаратор?

Компараторы используются для определения отклонения размеров между данным проверяемым компонентом и известной базой. Указанная разница в размерах обычно невелика, поэтому для получения желаемой точности измерений следует использовать подходящее увеличительное устройство.

Какой базовый компаратор?

Примечание. Вентиль XNOR является базовым компаратором, потому что его выход равен «1», только если два его входных бита равны. Аналоговым эквивалентом цифрового компаратора является компаратор напряжения.Многие микроконтроллеры имеют аналоговые компараторы на некоторых своих входах, которые могут считываться или запускать прерывание.

Что не является логическим элементом?

Элемент НЕ, часто называемый инвертором, является хорошим цифровым логическим элементом для начала, поскольку он имеет только один вход с простым поведением. Вентиль НЕ выполняет логическое отрицание на своем входе. Другими словами, если входные данные верны, то выходные данные будут ложными. Точно так же ложный ввод приводит к истинному выводу.

Что такое базовый компаратор?

Цифровой компаратор или компаратор величин представляет собой аппаратное электронное устройство, которое принимает на вход два числа в двоичной форме и определяет, является ли одно число большим, меньшим или равным другому числу.Примечание. Вентиль XNOR является базовым компаратором, потому что его выход равен «1», только если два его входных бита равны.

Что такое компаратор и его применение?

Схема компаратора

, работа и применение. Как правило, в электронике компаратор используется для сравнения двух напряжений или токов, подаваемых на два входа компаратора. Это означает, что он принимает два входных напряжения, затем сравнивает их и выдает дифференциальный выходной сигнал высокого или низкого уровня.

Какой базовый компаратор?

Что делает компаратор?

Схема компаратора сравнивает два напряжения и выводит либо 1 (напряжение на положительной стороне), либо 0 (напряжение на отрицательной стороне), чтобы указать, какое из них больше.Компараторы часто используются, например, для проверки того, достиг ли ввод некоторого заданного значения.

Какие бывают типы компараторов?

Типы компараторов

  • Механический компаратор.
  • Механико-оптический компаратор.
  • Герконовый компаратор.
  • Электроэлектронный компаратор.
  • Пневматический компаратор.

Что такое схема компаратора 4-битной величины?

Что такое 4-битный компаратор величины? Компаратор 4-битных величин представляет собой простую электронную схему, которая используется для сравнения двух двоичных чисел, каждое из которых состоит из 4 бит.Он состоит из восьми входов, каждый для двух четырехбитных чисел, и трех выходов для сравнения и генерирования результатов между двумя двоичными числами меньше, равно и больше.

Для чего нужен 1-битный компаратор?

Компаратор

— разработка 1-битных, 2-битных и 4-битных компараторов с использованием логических элементов

Какова таблица истинности для 4-битного компаратора?

Таблица истинности для 4-битного компаратора будет иметь 4^4 = 256 строк.

Добавить комментарий

Ваш адрес email не будет опубликован.