Quartus altera: ПЛИС Altera. Часть 1 Установка Quartus Пустой проект

Содержание

ПЛИС Altera. Часть 1 Установка Quartus Пустой проект

Это первая часть цикла посвященная программируемой логике и среде разработки Quartus компании Altera. В ней разбирается процесс получения дистрибутива бесплатной редакции IDE Quartus. А также процесс создания нового проекта в данной среде.

Следующая часть цикла: ПЛИС Altera. Часть 2: проектирование цифровой схемы.

Во второй части разбирается процесс добавления к проекту новых файлов. Визуальное проектирование цифровой схемы.

Данный цикл статей ориентирован на работу с платой CTRL-CPLD-EPM570 на чипе Altera Max II. Эта плата не является строго необходимой для успешного освоения материала, так как описываемый в нем проект не использует каких-то специальных возможностей Max II.

Для загрузки проекта в микросхему используется недорогой программатор совместимый c Altera USB Blaster.

Шаг 1. Получение дистрибутива Altera Quartus

Внимание! В 2015 году Altera была приобретена компанией Intel. Бренд Altera прекратил существование в июле 2018 года, адрес сайта altera.com теперь никуда не ведет. Новое имя Altera – Intel Programmable Solutions Group (PSG). Вся документация и ПО необходимые для работы с ПЛИС Altera теперь доступны на сайте intel.com

   

Для создания проектов под ПЛИС Altera используется фирменная IDE — Quartus. Версий Quartus существует бесчисленное множество, и требуется выбрать правильную под имеющуюся микросхему. Altera регулярно выкидывает поддержку старых чипов из новых версий своего ПО. В свою очередь, в новых версиях Quartus меняются требования к программному и аппаратному обеспечению компьютера. Например, Quartus 13.1 является последней версией работающий как 64‑х так и 32‑х разрядных системах.

Данная серия статей ориентирована на Quartus версии 13.1. Так как с одной стороны, он не имеет специальных требований к разрядности операционной системы. С другой — он поддерживает микросхемы серии MAX II.

Для получения дистрибутива Quartus необходимо иметь аккаунт на сайте intel.com или intel.ru К сожалению, в настоящее время (в декабре 2018 года) процедура регистрации на сайте Intel несколько затруднена. Форму регистрации отыскать непросто. На нее можно выйти только на заключительном этапе загрузки дистрибутива. Также, в процессе регистрации Вам понадобится предоставить действующий адрес электронной почты, номер сотового телефона и обязательно придумать сложный пароль.

Пока идет активный процесс слияния Intel и Altera лучше воспользоваться сторонними ресурсами для загрузки Quartus. Дистрибутив выложен в общий доступ на Yandex‑диск, ссылка для загрузки: https://yadi.sk/d/bcrz7IAAKY6dQg

Для работы с микросхемой MAX II потребуется сам Quartus, и пакет для поддержки MAX II и MAX V. Это файлы «QuartusSetupWeb-13.1.0.162.exe» и «max_web-13.1.0.162.qdz» соответственно.

В конце статьи доступна и старая версия инструкции по загрузке дистрибутива: (Архив) Получение дистрибутива Altera Quartus. По ней можно получить примерное представление о том, как загрузить дистрибутив с сайта intel, так как на сайте Intel используется Software Selector от Altera. И также как у Altera, Software Selector перенаправляет пользователя на страницу входа при попытке скачать любой файл, в случае если пользователь предварительно не зашел на сайт со своей учетной записью.

Данная страница входа — единственное место, которое содержит ссылку на форму регистрации на сайте Intel. Ссылки для регистрации располагаются в правой части страницы. Для рядовых пользователей можно использовать ссылку «Register now for an individual account». Ссылка обозначена на рисунке ниже.

Шаг 2. Установка Quartus II Web Edition 13.1

Установка САПР Quartus II не таит каких‑либо сюрпризов и проходит по отработанному алгоритму «Next → Next → Finish».

Параметры установки изменять не требуется. В дальнейшем предполагается что Quartus II был установлен с параметрами по умолчанию.

По окончании установки среда Quartus запустится автоматически. Этот автозапуск активирован по умолчанию.

При первом запуске САПР Quartus будет предложено настроить отправку телеметрии в Altera (здесь это называется TalkBack) и выбрать тип лицензии.

Отключение или включение «TalkBack» задается галочкой «Enable sending TalkBack data to Altera», которая доступна и после установки Quartus через меню Tools → Options → Internet Connectivity → кнопка «TalkBack Options…».

При запросе типа лицензии необходимо просто выбрать второй пункт: «Run the Quartus II software». Таким образом Вы выберете бесплатную лицензию.

На этом установка и первичная настройка ПО завершена и можно переходить к созданию своего первого проекта.

Шаг 3. Quartus II — создание первого проекта

Первым делом создайте папку для нового проекта. Назовите ее «firstproject».

Внимание! Путь до директории проекта не должен включать кириллических символов! С поддержкой кириллицы у Quartus II 15 и 13 версии имеются проблемы. Другие версии не тестировались.

   

Теперь запустите Quartus II. При запуске свежеустановленного Quartus II Вас встретит окно, вид которого представлен ниже.

По центру окна приводятся ссылки для быстрого доступа к некоторым функциям среды и основным разделам сайта Altera.

Для создания нового проекта воспользуйтесь мастером доступным по кнопке «New Project Wizard» или через меню File → New Project Wizard.

При запуске мастера будет выведено окно, в котором представлено краткое перечисление параметров проекта, настраиваемых в процессе работы мастера.

Нажмите «Next» и будет выполнен переход к окну представленном на скриншоте ниже. В этом окне необходимо указать рабочую директорию («What is the working directory for this project?») и название всего проекта в целом («What is the name of this project?»). А также имя его главного модуля («What is the name of the top-level design entity for this project? …»).

В качестве имени главного модуля мастер автоматически подставляет название проекта и это общая рекомендация для проектов в Quartus II, от которой не стоит отклоняться без реальной необходимости.

Пара слов о самом «главном модуле». Проект Quartus II может включать в себя множество файлов (модулей) описывающих различные функциональные блоки проектируемой интегральной схемы. И среди этого множества обязательно выделяется один файл, в котором описываются взаимосвязи между всеми блоками схемы — top‑level design entity. Для небольших проектов, содержащих всего один файл, этот единственный файл будет являться и главным модулем проекта.

На следующем шаге мастер предложит добавить в новый проект файлы из каких-либо ранее созданных проектов. Так как это первый Ваш проект, то просто перейдите к третьему шагу.

Третий шаг один из самых важных. Здесь необходимо указать конкретную модель используемой Вами микросхемы ПЛИС. Окно мастера на данном шаге представлено на скриншоте ниже. В этом окне доступно множество параметров для поэтапного отбора необходимой микросхемы из обширного списка доступных. Начать лучше всего с блока «Device Family». Здесь нужно выбрать семейство к которому относится Ваш чип. На плате CTRL-CPLD-EPM570 установлен чип EPM570T100C5N, который относится к семейству Max II.

В блоке справа – «Show in ‘Available devices’ list», можно настроить фильтр для сокращения перечня микросхем, который располагается в нижней части окна. Можно указать тип корпусировки микросхемы. Количество выводов ее корпуса. А также скорость работы ядра в условных единицах. Предпоследним идет фильтрация по названию микросхемы. Удобнее всего будет использовать именно её, так как название микросхемы уже точно известно. Но по маркировке EPM570T100C5N никаких микросхем к выбору не предлагается. Сократите название до EPM570T100C5, и выберите в появившемся списке микросхему с этим названием как ближайшую совместимую.

Если обратится к даташиту, то выяснится что последняя буква N в маркировке микросхемы обозначает лишь отсутствие свинца в упаковке чипа. Данный факт не имеет значения для Вашего проекта в Quartus II так как ядро у EPM570T100C5N и EPM570T100C5 абсолютно идентично.

Перейдите к следующему, четвертому шагу – «EDA Tool Settings». Здесь можно настроить интеграцию с различными средствами автоматизированного проектирования от сторонних разработчиков, которые используются профессиональными проектировщиками микросхем. Так как целью этой статьи является помощь в освоении САПР Quartus II, а не целого пакета приложений стоимостью многие тысячи долларов, то просто перейдите к заключительному шагу.

На последнем шаге выводится обобщенный список параметров Вашего нового проекта. Проверьте чтобы были верно заданы такие параметры как: имя и рабочая директория проекта, top-level design entity, маркировка используемой микросхемы. После чего нажмите кнопку «Finish». На этом все! Проект создан.

Возможно, Вы обратили внимание что кнопка «Finish» доступна для нажатия уже с первого шага мастера. И ее действительно можно нажать уже на первом шаге, задав только рабочую директорию, имя проекта и главного модуля. Только эта информация является абсолютно необходимой для создания нового проекта. Все остальные параметры доступны для настройки в любое время, из главного меню программы. Так, чтобы добавить еще файлов в свой проект (второй шаг мастера) используйте меню Project → Add/Remove Files in project. Для выбора или изменения модели микросхемы под которую создается проект (третий шаг мастера) используйте меню Assignments → Device. Интеграция с дополнительными инструментами разработки (предпоследний шаг мастера) – это Assignments → Settings → EDA Tool Settings.

Вообще, все настройки проекта собраны в окне, вид которого представлен на скриншоте ниже. Окно вызывается через меню Assignments → Settings.

Пункт Files – именно это окно вызывается и из главного меню программы (Project → Add/Remove Files in project). EDA Tool Settings – аналогично. Выбор микросхемы доступен по кнопке «Device…» в правом верхнем углу окна настроек проекта.

На этом первая часть статьи по обучению работе с ПЛИС компании Intel (Altera) завершается.

Следующая часть цикла: ПЛИС Altera. Часть 2: проектирование цифровой схемы.

(Архив) Получение дистрибутива Altera Quartus

Для получения дистрибутива Quartus зайдите в свой аккаунт myAltera на сайте altera.com: кнопка «LOG IN» в правом верхнем углу сайта, рядом со строкой поиска.

Если у Вас еще нет аккаунта myAltera, то Вы можете создать его просто перейдя по ссылке в самом низу формы регистрации, строка «Don’t have an account? Create one».

После входа в myAltera перейдите в центр загрузки сайта. Ссылка на момент написания: https://www.altera.com/downloads/download-center.html

Если ссылка окажется нерабочей, то перейдите в центр загрузки через домашнюю страницу своего аккаунта. Для этого выберите раздел «SUPPORT» и в нем перейдите по ссылке «Downloads», которая и приведет Вас в центр загрузки.

В центре загрузки есть прямые ссылки на загрузку последней версии Quartus в различных редакциях. Ниже располагается блок «Software Selector», прокрутите страницу до него.

В Software Selector реализовано несколько способов выбора необходимого дистрибутива Quartus, вкладки: «Select by Version» (прямой выбор по требуемой версии ПО), «Select by Device» (выбор версии ПО по наличию поддержки конкретной микросхемы), «Select by Software» (выбор программного продукта по его названию).

Наиболее удобным вариантом представляется выбор по наличию поддержки имеющейся микросхемы.

Например, если используется микросхема Altera Max II, то необходимо выбрать вкладку «Select by Device», и в блоке «Devices» раскрыть пункт «MAX series». В появившемся списке выбрать Max II.

Справа от блока Devices будет выведен список редакций и версий Quartus включающих поддержку Max II. Бесплатной редакцией является только Web Edition.

При выборе версии обратите внимание на тот факт, что Quartus II начиная с версии 14.0 работает только в 64‑битных системах. По этой причине рекомендую остановится на Quartus II 13.1.  Далее будет описана работа и процесс установки именно для тринадцатой версии.

После выбора версии Вы перейдете на страницу параметров загрузки дистрибутива Quartus II Web Edition.

Рекомендуемые параметры для загрузки приведены на скриншоте выше.

«Operating System» — Windows.

«Download Method» выбирайте по своему усмотрению. Отличие «Akamai DLM3 Download Manager» от «Direct Download» в том, что в первом случае перед загрузкой файлов самого Quartus нужно будет сначала загрузить и запустить дополнительное приложение под ОС Windows. Это приложение позволяет выбрать к загрузке одновременно несколько файлов, а также поддерживает их докачку. При выборе режима загрузки «Direct Download» файлы можно будет загружать отдельно, каждый по своей ссылке, силами Web-браузера.

На скриншоте выше выбран вариант загрузки «Direct Download».

Загрузите файлы «Quartus II Software» и «MAX II, MAX V device support». Это необходимый минимум для работы с микросхемой MAX II. 

Вконтакте

Facebook

Twitter

Как установить среду разработки Quartus II

Начинающим часто непросто бывает разобраться с процессом установки среды разработки Quartus II для программируемых логических интегральных схем, или ПЛИС, фирмы Altera. Это руководство поможет сделать первый шаг в освоении такого непростого, но интересного дела, как разработка для ПЛИС.

1

Выбор версииQuartus II

Для начала нужно выбрать подходящую версию среды разработки Quartus II. Выбор зависит от того, какую именно ПЛИС вы будете использовать в своей работе: устаревшие ПЛИС не поддерживаются в самых последних выпусках Квартуса. Заходим на официальный сайт фирмы Altera и внизу страницы в разделе «Software Selector» смотрим, какая версия Quartus поддерживает вашу конкретную модель ПЛИС.

Выбираем подходящую версию Quartus II

2

Выбор версии Quartus IIпо устройству Переключаясь между вкладками, можно выбирать по версии (Select by Version) Quartus, можно по устройству (Select by Device), т.е. по семейству ПЛИС, которое вы планируете использовать в своей работе. Когда выбрали подходящую версию, нажимаем на ссылку с названием версии.

Нужно помнить, что «Subscription Edition» – это платная версия. Мы должны скачать бесплатную версию Quartus II – «Web Edition». Выбираем версию Quartus II в зависимости от семейства ПЛИС, которое будем использовать

3Выбор компонентовQuartus II

Нас переводят на страницу с выбором операционной системы и компонентов Quartus II. Можно выбрать нужные компоненты по отдельности, скачать как DVD или как пакет. Проще всего зайти на ссылку «Combined Files» и скачать нужный архив с поддержкой всех требуемых устройств, кликнув по иконке с картинкой загрузки.

Выбор компонентов Quartus II

4

Регистрацияна сайте Altera

Для продолжения нам предложат зарегистрироваться на сайте Altera. Регистрируемся. Процедура стандартная. Начинается загрузка, ждём ей окончания. Время загрузки зависит от скорости вашего интернет-соединения. Объём скачиваемых данных примерно 3-4 Гб

Регистрация на официальном сайте Altera

5

Установка среды разработкиQuartus II

Когда всё загрузилось, запускаем файл QuartusSetupWeb.exe. Выбираем место расположения Quartus II.

В пути к директории установки Quartus II не должно быть кириллицы и пробелов (например, «Мои документы» – плохое место для установки Квартуса), иначе в будущем это может вызвать проблемы при работе с ПЛИС. Хороший вариант пути для установки C:/Altera/.

Далее выбираем компоненты для установки. В зависимости от параметров вашего компьютера, процесс установки может занять до часа. Дожидаемся окончания процесса установки среды разработки Quartus II на компьютер.

Установка среды разработки Quartus II

6

Окончание установкиQuartus ii

Всё, среда разработки Quartus II установлена! Запускаем её по ярлыку на рабочем столе или в меню «Пуск».

Окончание установки Quartus ii

Обратите внимание

ПЛИС чувствительны к статическому электричеству, так что применяйте соответствующие меры предосторожности.

Лицензирование Altera Quartus | altera

MAX+PLUS II Software Licensing site:altera.com

Имейте в виду, что ПО MAX+PLUS® II предназначено только для поддержки старых разработок. MAX+PLUS II не поддерживает микросхемы MAX® II CPLD, Cyclone® или серии Stratix® FPGA, или любые новые устройства.

По Quartus® Prime от Altera в настоящее время главный инструмент разработки, поддерживающий самые новые семейства устройств Altera и большинство старых семейств. Вы можете загрузить бесплатную версию Quartus Prime Lite Edition.

Для получения информации о ПО разработки MAX+PLUS II посетите соответствующую страничку (см. MAX+PLUS II Software Overview site:altera.com).

Для запуска MAX+PLUS II нужна действующая лицензия. Вы можете загрузить ПО MAX+PLUS II Advanced Synthesis с сайта Altera. Посетите страничку с описанием опций лицензирования (Altera Software Licensing Option site:altera.com) для получения информации о том, что требуется для получения допустимой лицензии. Для получения базовых инструкций по установке обратитесь к страничке MAX+PLUS II BASELINE Installation Instructions site:altera.com.

Советы по устранению проблем с лицензированием ПО MAX+PLUS II:

Q: Почему мой компьютер подвисает, когда я пытаюсь запустить MAX+PLUS II?
A: Если файл license.dat содержит ошибку в имени сервера лицензирования, или если путь до файла license.dat не корректный, то компьютер может подвисать, когда ПО ищет в сети не существующую лицензию. Если наблюдается такая проблема, используйте кнопку End Task (завершить задачу) в Диспетчере Задач Windows (Task Manager), или команду kill в UNIX, чтобы закрыть ПО MAX+PLUS II. Или Вы можете ждать загрузки ПО, отредактировать файл лицензии для исправления ошибки или указать правильный путь до файла license.dat.

Q: Можно ли использовать переменную окружения LM_LICENSE_FILE, чтобы указать место нахождения лицензии MAX+PLUS II?
A: Да, переменная окружения LM_LICENSE_FILE может указывать на лицензию MAX+PLUS II, для получения информации по настройке см. Setting Up Licensing MAX+PLUS II site:altera.com. Также Вы можете отредактировать переменную LM_LICENSE_FILE для ПО MAX+PLUS II в файле maxplus2.ini, находящемся в директории инсталляции MAX+PLUS II. Эта переменная такая же как та, что показана в GUI, но редактирование текстового файла maxplus2.ini не требует, чтобы было запущено ПО MAX+PLUS II. Запись в ini-файле имеет приоритет перед переменной окружения LM_LICENSE_FILE. С закрытым приложением MAX+PLUS II откройте файл maxplus2.ini в текстовом редакторе, и введите или отредактируйте следующую строку:

LM_LICENSE_FILE=< путь до файла >\license.dat

Q: Почему я получаю сообщение об ошибке «System clock has been set back» MAX+PLUS II (системные часы переведены назад)?
A: Такая ошибка будет выдаваться, если служба (daemon) вендора определила, что один или большее количество системных файлов имеют дату «на будущее» относительно текущего системного времени.

Одно из возможных решений — найти эти файлы, которые имеют неправильную метку времени, открыть каждый из этих файлов и сохранить их, чтобы скорректировать метку времени (или можно поменять метку времени с помощью специального ПО, например с помощью Total Commander). Сервис вендора главным образом просматривает системные файлы в следующих директориях:

• C:\ (корневая системная директория)
• Директория, где установлена Microsoft Windows (например C:\WINNT)
• Директория установки ПО MAX+PLUS II например (C:\MAXPLUS2)

Вы можете использовать утилиту Windows Find (запускается функциональной клавишей F3), чтобы найти требующие исправления файлы. Ищите файлы по дате, и задайте искать файлы, у которых дата позже, чем текущая. Некоторые файлы могут быть иметь атрибут «скрытый» hidden, так что убедитесь, что утилита поиска сконфигурирована для отображения таких файлов.

Если ПО MAX+PLUS II было установлено с неправильным системным временем, выполните следующие шаги:

1. Деинсталлируйте MAX+PLUS II.
2. Установите системные часы на правильные текущие время и дату.
3. Перезагрузите PC.
4. Заново установите MAX+PLUS II в другую директорию.

Q: Почему выводится сообщение «Current license file support does not include ‘Graphic Editor’ Application or Feature in the MAX+PLUS II Software»?
A: Из-за того, что все лицензии Altera включают поддержку графического редактора, сообщение «Current license file support does not include ‘Graphic Editor’ application or feature in the MAX+PLUS II Software» означает, что ПО MAX+PLUS II не может найти Ваш файл лицензии. Обратитесь к инструкциям по установке MAX+PLUS II BASELINE Installation Instructions site:altera.com, чтобы загрузить, установить и настроить файл лицензии.

Для дополнительной информации по ПО MAX+PLUS II обратитесь к страничке MAX+PLUS II Software Support site:altera.com.

См. также:

• Опции лицензирования ПО Altera (Intel® FPGA Software License Types site:altera.com)
• Установка и лицензирование ПО Altera (quartus_install.pdf, Intel® FPGA Software Installation and Licensing site:altera.com)
• Переход на новую версию для пользователей MAX+PLUS II Users (Make the Easy Switch from MAX+PLUS II to Intel® Quartus® Prime Software site:altera.com)

ГАММА — Система проектирования Quartus II

Средство разработки Quartus II — это следующий шаг в проектировании устройств с высокой степенью интеграции, включая разработку законченных систем на одном программируемом кристалле (System-on-a-programmable-chip (SOPC)).

Программное обеспечение Quartus II предоставляет полный цикл для создания высокопроизводительных систем на кристалле. Quartus II объединяет в себе проектирование, синтез, размещение элементов, трассировку соединений и верификацию, связь с системами проектирования других производителей.

Разработка систем на кристалле требует от разработчиков эффективной командной работы. Изменения в одной части проекта должно иметь минимальное влияние на других членов команды. Программное обеспечение Quartus II — это наиболее комплексная среда для разработки систем на кристалле SOPC, доступная в настоящее время. Quartus II включает в себя блочный метод разработки LogicLock.

LogicLock

LogicLock — это новая блочная методология проектирования, доступная исключительно в программном обеспечении Quartus II. Quartus II совместно с LogicLock — единственное программное обеспечение для разработки устройств на основе программируемой логики, которое включает в себя блочную методологию проектирования как стандартную функцию. Это помогает увеличить эффективность работы разработчиков, снизить время проектирования и верификации. LogicLock позволяет проектировать и проверять каждый модуль отдельно. Разработчики могут объединять готовые модули в проект верхнего уровня, сохраняя производительность каждого модуля в процессе объединения. LogikLock снижает время разработки и верификации, поскольку каждый модуль оптимизируется только один раз.

NativeLink

NativeLink — позволяет осуществлять связь между средством разработки Quartus II и программным обеспечением других производителей. NativeLink позволяет средствам синтеза сторонних производителей преобразовывать свои примитивы напрямую в примитивы устройств Altera. Прямое преобразование сокращает время компиляции и освобождает от использования дополнительных библиотек трансляций преобразований, которые могут ограничить производительность, достигнутую средствами проектирования сторонних производителей. Процесс разработки NativeLink позволяет разработчикам использовать Quartus II для размещения элементов, а средства проектирования других производителей — для оптимизации стратегий синтеза.

PowerFit 

Технология размещения элементов и трассировки соединений PowerFit в программном обеспечении Quartus II использует временные параметры, заданные разработчиком, для оптимального составления схемы и размещения логических элементов. Интеллектуальный алгоритм трассировки по временным параметрам в программном обеспечении Quartus II уделяет первостепенное внимание соединениям, критичным к временным параметрам. Критичные к временным параметрам соединения оптимизируются в первую очередь, для уменьшения задержек и достижения максимальной производительности (fMAX). Дальнейшее улучшение параметра fMAX достигается использованием новейшей архитектуры, такой как в семействе устройств Stratix. Эта передовая технология размещения элементов и трассировки соединений помогает пользователям программного обеспечения Quartus II достичь максимальной производительности, и обладает самым малым временем компиляции проекта среди подобных средств разработки.

Верификация

Проверка или верификация проекта может оказаться самой продолжительной стадией в процессе разработки высокопроизводительных систем на кристалле (SOPC). Однако, используя Quartus II, возможно сократить время верификации, поскольку это программное обеспечение обладает набором собственных средств верификации, интегрированных с последними средствами верификации сторонних фирм.

Анализ

Altera разработала два метода, для того, чтобы помочь разработчикам проанализировать состояние внутренних точек и входов/выходов устройства. Это отладочное средство SignalProbe и логический анализатор SignalTap. Технологии SignalTap и SignalProbe могут работать совместно со средствами синтеза сторонних производителей и не требуют внесения изменений в исходный HDL файл проекта.

SignalProbe

Доступная в последних версиях программного обеспечения Quartus II технология аппаратной отладки SignalProbe позволяет пользователям последовательно соединять внутренние точки устройства со свободными зарезервированными выводами для анализа с помощью осциллографа или логического анализатора. При использовании технологии SignalProbe сохраняются все временные параметры и межсоединения устройства.

SignalTap  

Для многих разработчиков, которые используют корпуса BGA с большим количеством входов/выходов, верификация системного уровня занимает очень много времени и иногда сильно затруднена. Логический анализатор SignalTap производит верификацию, с помощью интеграции функциональности логического анализатора в программном обеспечении. SignalTap позволяет разработчикам собрать данные с любых внутренних точек и входов/выходов устройства в режиме реального времени при работе системы. Quartus II вставляет в проект мегафункцию, содержащую логический анализатор. Данные собираются и сохраняются в блоках встроенной памяти устройства и направляются в программное обеспечение Quartus II через загрузочный кабель. Разработчики также могут подать внутренние сигналы на выводы устройства для дальнейшего мониторинга. Логический анализатор SignalTap позволяет существенно снизить время верификации, что позволяет в более короткие сроки выпускать новые продукты.

PowerGauge 

Программное обеспечение Quartus II включает технологию PowerGauge — первое интегрированное средство анализа энергопотребления. Средство анализа PowerGauge использует файлы, созданные в процессе моделирования для того, чтобы связать оценку потребления энергии с заданными параметрами устройства. Используя симулятор Quartus II или симуляторы сторонних производителей, интегрированный анализатор энергопотребления позволяет потребителям Altera установить и оптимизировать потребление энергии на более ранней стадии процесса разработки.

Поддержка 

Информация о поддержке семейств ПЛИС Altera в ПО Quartus II представлена в таблице 1.

Версии Quartus II Web Edition и Subscription Edition находятся на диске ALTERA, который можно заказать на сайте компании Гамма.

На сайте Altera доступен on-line курс Using the Quartus II Software: An Introduction.

Новая версия ПО Quartus II v8.0

Назад

Программирование ПЛИС CPLD Altera средствами САПР Quartus II

В течение многих лет с момента освоения коммерческого производства программируемых логических кристаллов архитектуры FPGA корпорация Altera (США) занимает второе место на рынке ПЛИС, все это время успешно конкурируя с лидером рынка — американской фирмой Xilinx. В области развития существующих архитектур программируемой логики и разработки новых семейств ПЛИС сложно определить абсолютного лидера из двух упомянутых конкурентов, ибо продукция корпорации Altera нередко превосходит аналоги по техническим и экономическим показателям. Все программируемые пользователем микросхемы производства корпорации Altera, включая ПЛИС архитектуры FPGA, ПЛИС архитектуры CPLD и энергонезависимую память конфигурации FPGA, поддерживают внутрисхемное программирование — ISP (In-System-Programming). Технология внутрисхемного программирования предоставляет возможность изменять конфигурацию компонентов устройства без их демонтажа. Иными словами, осуществлять программирование микросхем не на программаторах, а непосредственно в устройстве.

Для внутрисхемного программирования ПЛИС архитектур FPGA и CPLD корпорации Altera применяется диагностический последовательный интерфейс JTAG [1]. Этот интерфейс состоит из четырех или пяти логических сигналов: TCK, TMS, TDI, TDO и TRST (необязательный). Уровни сигналов интерфейса JTAG не регламентированы и зависят от технологических особенностей микросхем. Вопросы организации взаимодействия в объеме одного устройства логических микросхем с различными уровнями сигналов, например выходов на 3,3 В с входами на 5 и 1,5 В, широко отработаны и в этой статье не рассматриваются.

Для обеспечения внутрисхемного программирования сигналы JTAG-интерфейса выводятся на специальный разъем, предназначенный для подключения загрузочных кабелей и адаптеров, играющих роль устройств сопряжения между цепочкой микросхем и компьютером, на котором работают системы проектирования.

Для внутрисхемного программирования микросхем энергонезависимой памяти, не поддерживающих интерфейс JTAG и предназначенных для хранения конфигурации FPGA, (микросхемы Serial Configuration DevicesEPCS1, EPCS4 EPCS16, EPCS64, EPCS128) применяется технология внутрисхемного программирования в режиме Active Serial, использующем семь сигналов в отличие от четырех сигналов JTAG [3].

Корпорация Altera выпускает несколько типов загрузочных кабелей для конфигурации в ПЛИС как по интерфейсу JTAG, так и в режимах последовательной загрузки FPGA (Active Serial и Passive Serial). Наиболее простыми с точки зрения производства являются кабели для параллельного порта LPT. Кабель ByteBlaster поддерживает внутрисхемное программирование ПЛИС в режимах JTAG и Passive Serial [4, 5]. Усовершенствованная версия кабеля ByteBlaster II поддерживает три режима: JTAG, Passive Serial и Active Serial [6]. Оба кабеля используют одинаковый технологический разъем IDC-10 для подключения к целевому устройству.

Кабель Altera ByteBlaster оснащен штыревым соединителем IDC-10 / BH-10 (ответная часть), с одним удаленным контактом (8), играющим роль ключа. В кабеле ByteBlaster II использован аналогичный соединитель без отсутствующего контакта-ключа, так как все пустовавшие контакты разъема задействованы для сигналов режима Active Serial. Разводка технологического разъема для программирования ПЛИС Altera показана на рис. 1: здесь представлен вид со стороны отверстий соединителя IDC-10.

Рис. 1. Разъем IDC-10 загрузочного кабеля для конфигурации ПЛИС Altera (вид со стороны отверстий)

Со времен IBM PC персональные компьютеры, серверы и рабочие станции оборудовались периферийным интерфейсом параллельного порта — LPT. В настоящее время этот интерфейс вытеснила шина USB, но при необходимости он может быть добавлен в конфигурацию компьютера при помощи установки адаптеров расширения стандарта PCI или PCI Express. Краткое описание интерфейса LPT-порта приведено в [7].

Взаимодействие с программируемыми кристаллами по последовательному интерфейсу конфигурации FPGAили JTAG через порт LPT реализовано исключительно программным способом, наподобие работы с портами GPIO современных микроконтроллеров. Драйвер, входящий в состав САПР, путем обращения к регистрам адаптера LPT формирует на выводах порта последовательность логических сигналов, соответствующую протоколу обмена с конфигурационной цепочкой ПЛИС. Сигналы Active Serial и JTAG могут быть получены из сигнальных линий LPT-порта при помощи буферов-повторителей. Большинство схем сопряжения с интерфейсами внутрисхемного программирования через параллельный порт построены на микросхемах КМОП серий 74HC/74HCT/74AHC/74AHCT (а именно 74HC125, 74HCT125, 74HC244, 74HCT244) и им подобных.

Буферные микросхемы в составе загрузочного кабеля обеспечивают усиление принятых сигналов по току и уровню напряжения и реализуют дополнительную защиту ПЛИС в составе целевого устройства от протекания сквозных токов, вызванных перепадами потенциалов между корпусами устройств и различными наводками.

Соответствие сигналов JTAG и Active Serial сигнальным линиям и контактам разъема LPT-порта для загрузочных кабелей ByteBlaster и ByteBlaster II корпорации Altera приведено в таблице. Через дробь указаны сигналы двойного назначения: в числителе — сигнал Active Serial, в знаменателе — сигнал JTAG.

Таблица. Соответствие сигналов JTAG и Active Serial сигнальным линиям и контактам разъема LPT-порта для загрузочных кабелей ByteBlaster и ByteBlaster II

Разъем DB-25M

Сигнал, формируемый или анализируемый САПР Altera Quartus II

Контакт

Цепь

1

STROBE#

N.C.

2

DATA(0)

DCLK / TCK

3

DATA(1)

nCONFIG / TMS

4

DATA(2)

nCS

5

DATA(3)

nCE

6

DATA(4)

Соединен с 10

7

DATA(5)

N.C.

8

DATA(6)

ASDI / TDI

9

DATA(7)

N.C.

10

ACK#

Соединен с шестым контактом

11

BUSY

Вход CONF_DONE / TDO

12

PE

N.C.

13

SELECT

Вход DATAOUT

14

AUTO_LF#

N.C.

15

ERR#

GND

16

INIT#

N.C.

17

SELECT_IN#

N.C.

18

GND

GND

19

GND

GND

20

GND

GND

21

GND

GND

22

GND

GND

23

GND

GND

24

GND

GND

25

GND

GND

Согласно таблице соответствия сигнальных линий LPT линиям JTAG и Active Serial (таблица) можно построить различные устройства сопряжения персонального компьютера или рабочей станции с конфигурируемыми ПЛИС. Большинство таких схем используют логические элементы BUFT типа *125 (отечественные аналоги — ЛП8). На рис. 2 приведена принципиальная схема JTAG-кабеля, основанная на функциональной схеме фирменного загрузочного кабеля ByteBlaster II, рекомендованной корпорацией Altera в [6].

Предлагаемая схема построена на двух микросхемах 74HCT125 (ближайший отечественный аналог — 1594ЛП8), содержащих по четыре логических элемента с тремя состояниями выхода (BUFT) в общем корпусе. Собранный согласно этой схеме (рис. 2) загрузочный кабель успешно используется автором для программирования загрузочной памяти ПЛИС семейств Cyclone и Cyclone III, а также микросхем архитектуры CPLD производства Altera.

Рис. 2. Принципиальная схема загрузочного кабеля для ПЛИС корпорации Altera

Питание микросхем загрузочного кабеля осуществляется от устройства, содержащего конфигурируемые ПЛИС, через контакт 4 диагностического разъема. При использовании в интерфейсе ПЛИС логических сигналов с уровнем 5 В на этот контакт допустимо подать напряжение питания с номиналом 5 В. Однако для подключения к микросхемам, использующим сигналы с уровнями 3,3 и 2,5 В, на контакт 4 технологического разъема следует подать питание от источника с номиналом 5 В через кремниевый диод (например, 1N4001, 4148 или им подобные). В таком случае падение напряжения на двух последовательно включенных диодах составит 1,2–1,4 В, что обеспечит питание микросхем D1 и D2 загрузочного кабеля напряжением 3,6–3,8 В. Выходные логические уровни микросхем D1 и D2 при таком напряжении питания будут соответствовать уровням LVCMOS33 и не повредят входные каскады программируемых микросхем.

Дополнительная защита от перегрузки по току как со стороны конфигурируемой ПЛИС, так и со стороны LPT обеспечена последовательно включенными согласующими резисторами. Номиналы этих резисторов выбраны из расчета обеспечения надежной защиты при устойчивом согласовании логических сигналов. Согласование особенно актуально со стороны LPT в силу большой длины интерфейсного кабеля. Падение скорости распространения сигналов, вносимое последовательными резисторами, ничтожно по сравнению с низкой скоростью вывода данных в порт LPT, в силу чего им можно пренебречь.

При подключении загрузочного кабеля к порту LPT компьютера или рабочей станции, а также к целевому устройству, содержащему ПЛИС, следует обеспечить надежное соединение корпусов устройств и выполнять соединения при снятом напряжении питания. Эта рекомендация обусловлена отсутствием опережающего соединения цепей GND в разъемах IDC-10 и DB25. Внешний вид загрузочного кабеля — функционального аналога ByteBlaster II, созданного на основе аналогичного изделия фирмы SET, показан на рис. 3.

Рис. 3. Внешний вид загрузочного кабеля для ПЛИС корпорации Altera

Нетрудно заметить сходство принципиальной электрической схемы, показанной на рис. 2, со схемой загрузочного кабеля для ПЛИС фирмы Xilinx, рассмотренной в [7]. Проанализировав различия этих принципиальных схем, можно сформулировать порядок переделки кабеля для ПЛИС Xilinx в загрузочный кабель для ПЛИС Altera.

Переделка заключается в следующих действиях:

  1. Отсоединить сигналы на промежуточной печатной плате от контактов кабеля LPT: DB-25.2–DB15.
  2. Сигнал разрешения выходов TCK, TDI, TMS подключить к DB-25.14 (можно к GND— для постоянной работы выходов).
  3. Вывод выходного резистора буфера данных TDO подключить к DB-25.11.
  4. Отсоединить буфер, управляющий сигналом TDO, от резистора сигнала TDO и подать VCC на резистор его управляющего входа.
  5. Соединить входной резистор буфера, управляющего сигналом TCK, с контактом DB-25.2.
  6. Соединить входной резистор буфера, управляющего сигналом TMS, с контактом DB-25.3.
  7. Соединить входной резистор буфера, управляющего сигналом TDI, с контактом DB-25.8.
  8. Вход неиспользованного разрешенного буфера соединить через ЧИП-резистор 100 Ом с сигналом nSTATUS, снимаемым с IDC-10.7.
  9. Выход разрешенного буфера, принимающего сигнал nSTATUS, соединить через ЧИП-резистор 51 Ом с контактом DB-25.13.
  10. Вход неиспользованного разрешенного буфера соединить с контактом DB-25.5 через последовательный резистор 300 Ом.
  11. Выход разрешенного буфера, принимающего сигнал с контакта DB-25.5, соединить с контактом IDC-10.6 через последовательный резистор 100 Ом (выход nCE).
  12. Вход неиспользованного разрешенного буфера соединить с контактом DB-25.4 через последовательный резистор 300 Ом.
  13. Выход разрешенного буфера, принимающего сигнал с контакта DB-25.4, соединить с контактом IDC-10.8 через последовательный резистор 100 Ом (выход nCS).
  14. Соединить с GND контакт DB-25.15 (схема кабеля работает как с подключением к GND, так и без этого соединения, но в фирменных схемах соединение указано).
  15. Соединить контакты DB-25.6 и DB-25.10.
  16. Последовательный резистор 51 Ом на выходе разрешенного буфера, принимающего сигнал CONF_DONE/TDO, соединить с контактом DB-25.11.
  17. Демонтировать диод и резистор цепи VCC_SENSE со стороны разъема DB-25 (кабеля LPT).
  18. Установить светодиод в цепи питания вместо балластного резистора (RB = 1 кОм).

Для загрузки конфигурации FPGA в режиме Passive Serial в технологическом разъеме не нужен контакт 8. Контакт 6 может быть использован кабелем ByteBlasterMV для приема опорного напряжения VIO [5]. Контакт 7 в отличие от режима Active Serial задействован для контроля загрузки FPGA посредством мониторинга сигнала nSTATUS. Контакт 9, так же как и контакт 7, изменил свое назначение (относительно режима Active Serial): на нем формируется сигнал данных, загружаемых в ПЛИС FPGA, названный DATA0 (аналогично выводу DATA0 ПЛИС FPGA). Для загрузки ПЛИС FPGA в режиме Passive Serial подходят все кабели типа ByteBlaster.

После описания аппаратных средств сопряжения компьютера или рабочей станции с конфигурируемой ПЛИС рассмотрим пошаговую методику загрузки конфигурационной последовательности ПЛИС Altera из САПР Quartus II в устройство, содержащее ПЛИС различных производителей. Предлагается рассмотреть JTAG-цепочку из четырех микросхем фирм Xilinx, Lattice-Semiconductor и Altera. Схема соединения разъема JTAG с четырьмя ПЛИС в объеме целевого устройства представлена на рис. 4.

Рис. 4. Схема смешанной JTAG-цепочки из четырех ПЛИС различных производителей

В непосредственной близости к разъему JTAG установлены подтягивающие и токоограничительные резисторы. Подтягивающие резисторы имеют сопротивление 10 кОм и предназначены для поглощения наводок, вызванных электромагнитными помехами, а также для удержания устойчивых логических уровней на цепях JTAG при отсутствии кабеля, подключаемого к разъему. Последовательные резисторы обеспечивают согласование линий и защиту от перегрузок по току. Фильтрующая RC-цепь на линии TCK заимствована из схемы, рекомендованной в [2].

Для программирования ПЛИС фирмы Lattice-Semiconductor используется дополнительный сигнал, разрешающий функционирование JTAG-интерфейса, — EPEN. Подтягивающий резистор на линии EPEN обеспечивает включение JTAG при использовании кабелей, не формирующих этот сигнал.

Нумерация кристаллов в составе JTAG-цепочки начинается с того кристалла, вход TDI которого подключен к разъему JTAG. Рассмотрим пример загрузки конфигурации в четвертую микросхему цепочки — EPM7032S.

В САПР Altera Quartus II ранее был создан проект реализации в кристалле этой ПЛИС модели арбитра асинхронной системной шины [11], в результате чего был получен конфигурационный файл umsi_p_u21.pof.Помимо арбитра в этой ПЛИС CPLD присутствует Т-триггер, сбрасывающий сторожевой таймер микросхемы супервизора питания DS1232L, генерирующей аппаратный сброс RST. Синхронизация ПЛИС осуществляется от стандартного кварцевого генератора габарита 0705, формирующего синхросигнал с частотой 48 МГц. Эта частота использована для тактирования арбитра и Т-триггера. Таким образом на выходе этого триггера формируется сигнал NST с частотой 24 МГц с длительностью высокого и низкого уровней 20,83 нс. Сигнал NST поступает на вывод 7 микросхемы DS1232L, обеспечивая требования по минимальной длительности импульса NST (20 нс) для сброса сторожевого таймера. Подробное описание супервизора питания со сторожевым таймером DS1232L содержится в [10]. Реализация описанной схемы на печатной плате показана на рис. 5.

Рис. 5. Реализация арбитра асинхронной шины в составе ПЛИС EPM7032S

Работа с интерфейсом JTAG в САПР Altera Quartus II возложена на программный компонент QuartusProgrammer. Чтобы запустить Programmer в главном меню САПР Quartus II, следует открыть раздел Tools (рис. 6).

Рис. 6. Запуск Programmer из САПР Quartus II

Корпорация Altera предоставила для загрузки с сайта программный пакет Quartus II Programmer, включающий приложения для программирования и верификации контента микросхем ПЛИС, а также драйверы загрузочных кабелей и системное ПО поддержки конфигурационных интерфейсов. Quartus II Programmerпозволяет работать с микросхемами производства Altera без установки полной версии САПР Quartus II. После установки на компьютер или рабочую станцию пакета Quartus II Programmer запуск программного компонента Programmer осуществляется через файл …\12.0sp2\qprogrammer\bin\quartus_pgmw.exe, расположенный в папке, в которую установлено ПО Altera.

После запуска программного компонента Programmer откроется одноименное окно, содержащее пустую рабочую область (рис. 7). Необходимо убедиться в правильности настройки загрузочного кабеля: ByteBlasterII[LPT1], Mode: JTAG. Настройка кабеля запускается кнопкой Hardware Setup….

Рис. 7. Окно программного компонента Programmer

Для сканирования JTAG-цепочки нужно подключить загрузочный кабель к диагностическому разъему целевого устройства, приняв необходимые меры безопасности для компенсации возможных наводок между корпусами, подать питание на ПЛИС и нажать кнопку Auto Detect в окне Programmer. После этого в рабочей области появится условное изображение JTAG-цепочки, часть микросхем которой не идентифицирована в силу принадлежности к продукции конкурентов. Обозначение неопознанных кристаллов начинается с префикса UNKNOWN_ (рис. 8).

Рис. 8. Результат сканирования JTAG-цепочки в Quartus II Programmer

Для корректной работы с JTAG-цепочкой следует загрузить в программу Quartus II Programmer BSDL-описания неопознанных кристаллов (файлы описания периферийного сканирования — *.bsd / *.bsm) и конфигурационный файл для программируемой микросхемы. Три неизвестных кристалла представлены ПЛИС XC95144XL фирмы Xilinx и коммутируемой матрицей ispGDX80VA фирмы Lattice-Semiconductor. Файлы BSDL предоставляются производителями этих микросхем и доступны для загрузки с официальных сайтов.

Файлы BSDL для кристаллов фирмы Xilinx могут быть заимствованы из САПР Xilinx ISE Design Suite либо загружены с сайта компании в разделе Support→Download→Device models [9]. BSDL-файл для первой и третьей микросхем рассмотренной JTAG-цепочки (кристалл XC95144XL в корпусе TQFP-100) можно скопировать из папки с установленным пакетом Xilinx ISE Design Suite 14.4 по адресу <..\ISE_DS\ISE\xc9500xl\data >. Он имеет обозначение xc95144xl_tq100.bsd.

Для того чтобы загрузить BSDL-файл для первой микросхемы, следует выбрать верхнюю строку таблицы и щелкнуть на ней правой кнопкой мыши, после чего выбрать из списка пункт Change Device (рис. 9).

Рис. 9. Смена конфигурации первой микросхемы в цепочке

В открывшемся окне Select New Device следует нажать кнопку Import…, вызывающую диалог загрузки файла — описания микросхемы (рис. 10).

Рис. 10. Импорт файла описания микросхемы

В окне Import User Device нажатием на кнопку «» запускается стандартный диалог открытия файла, в котором следует выбрать тип файлов Boundary Scan Description Languageи задать BSDL-файл первой микросхемы xc95144xl_tq100.bsd (рис. 11.).

Рис. 11. Диалог загрузки BSDL-файла

После нажатия кнопки Open в окне Import User Device появится путь к открываемому BSDL-файлу (рис. 12). Убедившись в верности выбранного файла, нажимаем ОК.

Рис. 12. Путь к открываемому BSDL-файлу в окне Import User Device

Далее в правой панели окна Select New Device появится строка XC95144XL_TQ100, которую следует выбрать, а затем нажать OK (рис. 13).

Рис. 13. Готовая конфигурация первой микросхемы

Для третьей микросхемы в окне Select New Device выбираем строку XC95144XL_TQ100 без импорта BSDL-файла, ибо первая и третья микросхемы построены на идентичных кристаллах, упакованных в одинаковые корпуса.

Для второй микросхемы необходимо выполнить импорт второго BSDL-файла. Файл ispGDX80VA_T100.bsdописания периферийного сканирования микросхемы ispGDX80VA доступен для скачивания на сайте фирмы Lattice-Semiconductor в разделе BSDL Models by Product [8].

Рис. 14. Открытие диалога загрузки конфигурационного файла

Для четвертой микросхемы нужно задать конфигурационный файл. Для этого следует выбрать ее условное обозначение, щелкнуть на нем правой кнопкой мыши и в меню Edit открыть диалог Change File (рис. 14). В появившемся стандартном окне выбора файла задаем ранее созданный в САПР Quartus II конфигурационный файл umsi_p_u21.pof (рис. 15).

Рис. 15. Диалог загрузки конфигурационного файла

В результате получена рабочая конфигурация JTAG-цепочки (рис. 16).

Рис. 16. Рабочая конфигурация JTAG цепочки

Для четвертой микросхемы доступны операции записи, верификации, проверки на чистоту и установки защиты: для этого в соответствующих строках таблицы нужно поставить галочки. Для программирования ПЛИС следует выбрать операцию Program / Configure и нажать кнопку Start. После этого запустится процесс загрузки данных в кристалл, ход которого отражает индикатор Progress: в правом верхнем углу окна Programmer. После удачного программирования микросхемы этот индикатор отобразит сообщение “100% (Successful)”, свидетельствующее об успехе (рис. 17).

Рис. 17. Результат программирования ПЛИС

Перед выходом из приложения Programmer для сохранения всех выполненных настроек и параметров микросхем в цепочке JTAG рекомендуется сохранить конфигурационный проект. Это можно сделать через меню FileSave As, создающее файл *.cdf (Chain Description File). Рассмотренный пример был сохранен в файле Chain_Kit.cdf (рис. 18).

Рис. 18. Диалог сохранения конфигурационного проекта

Сохранив конфигурационный проект, его можно использовать для быстрого перепрограммирования ПЛИС в дальнейшем, а также при необходимости массового программирования множества однотипных изделий с одной конфигурацией.

Установив связь рабочего проекта САПР Quartus II с конфигурационным проектом Chain_Kit.cdf, разработчик получает возможность быстрого запуска приложения Programmer без длительной конфигурации JTAG-цепочки. Это удобно при отладке устройства и многократном программировании ПЛИС.

 

Выводы

Среда проектирования Quartus II корпорации Altera предоставляет возможность программирования и верификации ПЛИС в составе смешанной JTAG-цепочки из кристаллов различных производителей.

Сопряжение компьютера или рабочей станции с интерфейсом JTAG для программирования ПЛИС при помощи САПР Quartus II реализуется различными загрузочными кабелями. Самым простым решением является кабель ByteBlaster II для порта LPT, построенный на двух логических микросхемах и пассивных компонентах.

Для удобства программирования ПЛИС производства Altera целесообразно создавать конфигурационный проект, содержащий полное описание и настройку JTAG-цепочки, включая конфигурационные файлы и BSDL-файлы.

Литература
  1. 1-2013. IEEE Standard for Test Access Port and Boundary-Scan Architecture.
  2. Руководство по разработке устройств, пригодных для тестирования и внутрисистемного программирования. JTAG Technologies. June 2
  3. Altera Configuration Handbook (Complete Two-Volume Set). Altera Corporation. Dec. 2009.
  4. Altera ByteBlaster Parallel Port Download Cable Data Sheet. Ver.2.01. Altera Corporation. Feb. 1998.
  5. Altera ByteBlasterMV Download Cable User Guide. Ver.1.0. Altera Corporation. July 2004.
  6. Altera ByteBlaster II Download Cable User Guide. Ver.1.4. Altera Corporation. July 2008.
  7. Борисенко Н. В. Программирование ПЛИС фирмы Xilinx в составе смешанной JTAG-цепочки средствамиСАПР Xilinx ISE Design Suite 14.4 при помощи кабеля Parallel Download Cable III // Компоненты и технологии. 2013. №
  8. Раздел BSDL Models by Product в меню Downloads — latticesemi.com
  9. Раздел Device models в меню Download — xilinx.com
  10. DS1232LP/LPS Low Power MicroMonitor Chip. Dallas Semiconductor.
  11. Борисенко Н. В. Синтезируемая модель арбитра доступа к среде передачи данных // Компоненты и технологии. 2011. № 8.

Установка Quartus II. » Хабстаб

Желание пощупать ПЛИС появилось у меня давно, но не было четкого понимания какой проект на ней буду поднимать. Спустя много лет понимание так и не пришло, поэтому решил пойти другим путем, купить ПЛИС и уже по ходу с ней разбираться.
На али была заказана отладочная плата с EP4CE6 на борту и программатор к ней.



Оставлю тут скриншот с характеристиками самой ПЛИС.

После того как все это добро пришло, надо было проверить его работоспособность, а для этого надо было сначала установить среду программирования.
Далее будет приведена инструкция по установке Quartus II .
Для начала надо выбрать версию Quartus, которая поддерживает наш камень. Для этого идем на официальный сайт Altera и находим на странице раздел «Software Selector».

Выбираем вкладку «Select by Device « и в ней находим линейку к которой относится наш камень.

Нас интересует бесплатная версия «Web Edition». Кликаем по ней и перед нами появляется окно в котором можно выбрать тип операционной системы и компонентов Quartus.

На мой взгляд проще скачать все компоненты разом, упакованные в архив. Для этого переходим во вкладку «Combined Files» и качаем архив.

Для начала скачивания предложат зарегистрироваться или войти в аккаунт. Архив весил около 4Гб и качался около часа.

После того как скачивание завершилось, архив необходимо распаковать и запустить файл QuartusSetupWeb.exe. В процессе установки необходимо будет указать путь и выбрать компоненты. Что касается пути, он не должен содержать кириллицы и пробелов, а компоненты каждый выбирает на свое усмотрение.


Установка длилась около часа. После установки среды ее можно запустить.

В следующей статье опишу как все таки прошить ПЛИС и какие вопросы при этом могут возникнуть.
Отладочную плату покупал тут.
Программатор покупал тут.

Источник: hubstub.ru

Установка Quartus II Web Edition для Linux

В публикации рассказывается о том, как произвести установку САПР Altera Quartus II Web Edition (далее просто Quartus) в пакетном режиме на компьютер, работающий под управлением ОС Debian Linux amd64. Автор использует Quartus для работы с платами семейства Марсоход, так что в публикации также приведён небольшой обзор этого семейства, и то, какие версии Quartus для каких плат Марсоход годятся.
Материал будет полезен всем, кто начинает работать с Quartus под ОС GNU/Linux.

На сайте marsohod.org имеется инструкция по установке Quartus, однако прошло больше 5 лет с момента публикации этой инструкции, а кроме того, в инструкции приводится описание установки Quartus для ОС семейства Windows. Скачав с сайта Altera несколько версий Quartus для Linux я убедился в том, что установка Quartus не является чем-то сверхсложным, но на первых порах может вызывать затруднения: количество версий этого самого Quartus’а велико, требуется осуществлять манипуляции с гигабайтными файлами — допустить ошибку довольно легко. Отдельно меня очень расстраивала невозможность установить Quartus в пакетном режиме — т.е. подготовить в текстовом файле/скрипте конфигурацию, запустить установку и заниматься другими делами, а не ждать, когда установщик соизволит задать свой новый, неожиданный вопрос.
Для того, чтобы сделать установку совсем несложной были написаны соответствующие скрипты (см. ниже) и создана эта публикация.
Однако прежде чем устанавливать Quartus надо проделать предварительные расчёты — определиться с тем, для чего будет использоваться Quartus и уточнить, под какой ОС будем Quartus запускать.

Предварительные расчёты: платить или не платить?


На первый взгляд не очевидно, но не все Quartus’ы одинаково полезны; иначе говоря, то, что позволено Quartus’у одной версии, то совершенно не обязательно позволено Quartus’у другой версии.
Перво-наперво следует сразу уяснить себе, что есть два варианта САПР Quartus: Subscription Edition и Web Edition. Subscription Edition — это платный вариант, который позволяет работать со всеми ПЛИС, которые выпускает Altera; ознакомиться со стоимостью Subscription Edition можно вот по этой ссылке.
В дальнейшем рассматривается исключительно Web Edition — это бесплатный вариант, однако, он имеет ряд ограничений, и поддерживает далеко не все семейства ПЛИС Altera. Впрочем, платы Марсоход (да и вообще недорогие платы) сделаны на базе ПЛИС семейств Cyclone, MAX10 и MAX II, а эти семейства поддерживаются Quartus Web Edition.

Предварительные расчёты: с какой ПЛИС работать будем?


Следует иметь в виду, что САПР Quartus (даже Subscription Edition) поддерживает не все когда либо выпущенные Altera семейства ПЛИС, а лишь сравнительно современные. Если вдруг вам требуется работать с ПЛИС старых семейств, то скорее всего придётся поискать старую версию Quartus.
Уточню, что на момент написания данной публикации последней была версия Quartus 15.0.
Давайте сравним платы семейства Марсоход:

Марсоход2 Марсоход2bis Марсоход3 Марсоход3bis
Семейство ПЛИС Cyclone III Cyclone IV MAX10 MAX10
ПЛИС EP3C10E144C8 EP4CE6E22C8 10M50SAE144C8GES 10M08SAE144C8GES
— Логических элементов (LE) 10’320 6’272 49’760 8’064
— Встроенная память, бит 423’936 276’480 1’677’312 387’072
— USER I/O 91 94 101 101
версия Quartus II Web Edition <= 13.1 <= 15.0 >= 15.0 >= 15.0

Примечание: плата Марсоход в таблицу не вошла, использованная в ней ПЛИС MAX II относится совсем к иному классу нежели ПЛИС Cyclone и MAX10. Уточню лишь, что для работы с пока MAX II годятся как сравнительно старые так и новейшие версии Quartus.


Как видно, использовать одну единственную версию Quartus для работы со всеми платами Марсоход не удастся: с одной стороны плата Марсоход2 построена на сравнительно старой ПЛИС Cyclone III, и новейшие версии Quartus не работают с такой старой ПЛИС; с другой стороны платы Марсоход3 и Марсоход3bis построены на ПЛИС новейшего семейства MAX10 о существовании которой старые версии Quartus ничего не знают.
Таким образом, для охвата всех плат семейства Марсоход придётся установить сразу две версии Quartus: 13.1 и 15.0.

Замечание: конечно же для работы с Cyclone III можно установить более старую, нежели 13.1 версию Quartus, однако попытка установить какую-нибудь немолодую версию навроде 9.1 может выявить отсутствие каких-то древних системных библиотек в современной версии Debian, а разбираться с этий без должных оснований ой как не хочется.


Для пользователей других плат скажу, что уточнить, какая версия Quartus требуется для работы с вашей ПЛИС можно вот по этой ссылке.

Предварительные расчёты: 32 или 64 разряда?


Ни для кого не секрет, что в 2015 году подавляющее большинство поставляемых Intel/AMD x86-процессоров поддерживает 64-разрядный режим. Требования САПР Quartus к производительности процессора и объёму ОЗУ таковы (см., например, Quartus 15.0: Recommended Physical RAM for Altera Devices, что едва ли кто-то без крайней нужды будет запускать Quartus под 32-разрядной ОС на 32-разрядном (читай, > и >) процессоре.
Соответственно Altera заявляет, что начиная c версии 14.0 САПР Quartus поддерживает только 64-разрядные ОС.
Но, тут надо сделать пару замечаний.
Замечание первое. Даже установив весь из себя такой 64-разрядный Quartus можно обнаружить, что внутри у него всё-таки есть 32-разрядные компоненты. Например, при попытке вызвать Altera PLL Wizzard из 64-разрядного варианта Quartus 13.1 было получено следующее сообщение:

Exception in thread "main" java.lang.UnsatisfiedLinkError: /opt/altera/13.1/quartus/linux/jre/lib/i386/xawt/libmawt.so: libXtst.so.6: cannot open shared object file: No such file or directory
...
Error: Wizard "Altera PLL v13.1" cannot be launched.


Лечение в данном случае довольно несложно — надо установить отсутствующую 32-разрядную библиотеку:

# apt-get install libxtst6:i386


Замечание второе. Хотя Quartus 13.1 поддерживает как 32-разрядную ОС, так и 64-разрядную, при попытке скомпилировать проект для платы Terrasic DE1-SoC (ПЛИС Cyclone V SoC 5CSEMA5F31C6) я с удивлением обнаружил сообщение:

Error (11371): Compiling a design on Cyclone V 5CSEMA5 requires at least a 64-bit version of the Quartus II software.CPU op-mode"
CPU op-mode(s):        32-bit, 64-bit


В отсутствии lscpu можно посмотреть графу flags: в /proc/cpuinfo: если там присутствует флаг lm, то процессор поддерживает 64-разрядный режим.

Собственно установка Quartus


Для установки Quartus версий 13.1 и 15.0 в пакетном режиме (т.е. без взаимодействия с пользователем) я написал пару скриптов, см. quartus-linux-install.
В прилагаемом README содержится краткая инструкция по применению, но на всякий случай я её продублирую.
Итак, предположим у вас имеется ОС Debian Linux amd64 (т.е. 64-разрядная ОС). Как мы выяснили, даже 64-разрядный Quartus может затребовать 32-разрядные библиотеки, поэтому давайте их установим:

dpkg --add-architecture i386
apt-get update
apt-get install libc6:i386
apt-get install libpng12-0:i386
apt-get install libfreetype6:i386
apt-get install libsm6:i386
apt-get install libxrender1:i386
apt-get install libfontconfig1:i386
apt-get install libxext6:i386
apt-get install libxtst6:i386


Скрипты написаны на expect, так что его придётся установить:

apt-get install expect


Скачиваем скрипты в каталог quartus-linux-install:

git clone https://github.com/open-design/quartus-linux-install


В каталоге quartus-linux-install имеется два подкаталога: Quartus-13.1 и Quartus-15.0. В них следует посместить отдельные файлы дистрибутива Quartus и файлы из Updates. Списки файлов для скачивания из Altera Download Center можно просмотреть в файлах MD5SUMS.
Проверить наличие требуемых файлов и их целостность можно при помощи программы md5sum, вот пример для Quartus 13.1:

$ cd quartus-linux-install/Quartus-13.1
Quartus-13.1 $ md5sum -c MD5SUMS
arria_web-13.1.0.162.qdz: OK
cyclonev-13.1.0.162.qdz: OK
cyclone_web-13.1.0.162.qdz: OK
max_web-13.1.0.162.qdz: OK
ModelSimSetup-13.1.0.162.run: OK
QuartusSetup-13.1.4.182.run: OK
QuartusSetupWeb-13.1.0.162.run: OK


Теперь надо от имени пользователя root запустить установку Quartus 13.1 в каталог /opt/altera/13.1, предварительно отключив поддержку X11, если вдруг она оказазалась включена:

Quartus-13.1# unset DISPLAY
Quartus-13.1# ./install-quartus-13.1.4.182.exp /opt/altera/13.1


Через несколько минут Quartus 13.1 вместе с обновлением до версии 13.1.4 будет установлен!

© Geektimes

Altera Quartus на Mac OSX

Одним из недостатков программного обеспечения Altera Quartus II является невозможность запуска в исходном виде в системе Mac. К счастью, есть способы обойти эту проблему.

Мы собираемся установить Quartus на Virtual Box под управлением Windows 7. Virtual Box также позволит передавать USB-устройства и даст нам возможность подключить USB Blaster от Altera. Для начала загрузите последнюю версию VirtualBox для хостов OS X. На момент написания статьи это была версия 5.1.14.

После установки VirutalBox создайте новую виртуальную машину. На первом шаге мастера задайте ему имя, укажите тип как Microsoft Windows и выберите версию программного обеспечения. Я использовал 64-битную версию.

На следующих шагах вы можете указать размер памяти для виртуальной среды. Я выбрал 2048 МБ.

В следующих шагах выберите значения по умолчанию для создания виртуального диска (VDI, динамически выделяемый) и укажите сторону 50 ГБ.Нажмите «Создать», чтобы закончить.

Теперь выберите источник установки Windows 7. Это может быть настоящий DVD или ISO-образ. Теперь завершите установку Windows. После завершения установки вставьте образ компакт-диска с гостевыми дополнениями, он находится в меню «Устройства». Поскольку мы будем использовать USB 2.0 для программатора USB Blaster, нам также потребуется загрузить и установить пакет расширения Virtual Box.

Запустите виртуальную среду Windows 7 и загрузите веб-версию Altera Quartus II для Windows.Выполните обычную процедуру установки программного обеспечения Quartus II. Также потребуется регистрация.

Чтобы запустить USB Blaster, сначала вставьте устройство в USB-порт вашего Mac, перейдите в «Настройки машины» -> «Порты» и выберите вкладку «USB». Там вы можете добавить USB-устройство, щелкнув значок плюса и выбрав Altera USB-Blaster [0400].

Теперь устройство должно быть распознано вашей виртуальной установкой Windows 7, и вы можете установить для него драйверы.Драйверы USB Blaster для Windows 7 не загружаются отдельно. Они поставляются с установочными файлами Quartus II, и вам потребуется установить их вручную. Расположение драйверов по умолчанию — C:\altera\13.0sp1\quartus\drivers. Перейдите в диспетчер устройств, щелкните правой кнопкой мыши распознанное устройство и выберите «Обновить программное обеспечение драйвера». Выберите эту папку, нажмите «Далее», и драйверы должны быть установлены в вашей виртуальной системе Windows 7.

Внутри Quartus II перейдите в окно Programmer.Он находится в меню «Инструменты» и выберите «Настройка оборудования». Вы должны увидеть USB-Blaster на вкладке «Настройки оборудования».

Вы готовы программировать устройства FPGA и CPLD на своем Mac.

Программное обеспечение Quartus II Вопросы и ответы

%PDF-1.4 % 177 0 объект >/Metadata 199 0 R/PageLabels 25 0 R/PageLayout/OneColumn/Pages 27 0 R/PieceInfo>>>/StructTreeRoot 30 0 R/Type/Catalog>> эндообъект 199 0 объект >поток приложение/pdf

  • ноль
  • 2014-09-19T21:28:44.885-07:00
  • Алессандро Фасан
  • Программное обеспечение Quartus II Вопросы и ответы
  • 2
  • UUID: 49e69292-0b7f-494f-b3a4-82cdcc33d69euuid: 812bab08-3e51-4e04-9d67-835f2963654a437621c2a1c99bc8755247b4191d36e35dd194377cf0c2014-08-18T12: 27: 38.11-07: 00Acrobat Distiller 7.0 (Windows) Alessandro Fasan2006-04-20T14: 43: 38-07 :002006-04-20T14:43:29-07:002006-04-20T14:43:38-07:00Acrobat PDFMaker 7.0 для WordAltera CorporationD:20060420214309Acrobat Distiller 7.0 (Windows) конечный поток эндообъект 25 0 объект > эндообъект 27 0 объект > эндообъект 30 0 объект > эндообъект 31 0 объект > эндообъект 32 0 объект > эндообъект 33 0 объект > эндообъект 34 0 объект [153 0 R 154 0 R 155 0 R 156 0 R 157 0 R 158 0 R 159 0 R 160 0 R 161 0 R 162 0 R 163 0 R 164 0 R 152 0 R 35 0 R 152 0 R 165 0 R 166 0 R 167 0 R 168 0 R 169 0 R 170 0 R] эндообъект 35 0 объект >]/P 152 0 R/Pg 178 0 R/S/Ссылка>> эндообъект 36 0 объект [121 0 R 122 0 R 123 0 R 124 0 R 125 0 R 126 0 R 127 0 R 128 0 R 129 0 R 130 0 R 131 0 R 132 0 R 133 0 R 134 0 R 135 0 R 136 0 R 137 0 R 138 0 R 139 0 R 140 0 R 141 0 R 142 0 R 96 0 R] эндообъект 37 0 объект [96 0 R 97 0 R 98 0 R 99 0 R 100 0 R 101 0 R 102 0 R 103 0 R 104 0 R 105 0 R 106 0 R 107 0 R 108 0 R 109 0 R 110 0 R 111 0 R 112 0 R 113 0 R 114 0 R 115 0 R 116 0 R 117 0 R 118 0 R 119 0 R 72 0 R] эндообъект 38 0 объект [72 0 R 73 0 R 74 0 R 75 0 R 76 0 R 77 0 R 78 0 R 79 0 R 80 0 R 81 0 R 82 0 R 83 0 R 84 0 R 85 0 R 86 0 R 87 0 R 88 0 Р 89 0 Р 90 0 Р 61 0 Р] эндообъект 39 0 объект [61 0 R 60 0 R 40 0 ​​R 58 0 R 41 0 R 58 0 R 62 0 R 63 0 R 64 0 R 65 0 R 66 0 R 67 0 R 68 0 R 69 0 R 57 0 R 42 0 R 42 0 Р 70 0 Р 71 0 Р 47 0 Р] эндообъект 40 0 объект >]/P 60 0 R/Pg 7 0 R/S/Ссылка>> эндообъект 41 0 объект >]/P 58 0 R/Pg 7 0 R/S/Ссылка>> эндообъект 42 0 объект >>]/P 57 0 R/Pg 7 0 R/S/Ссылка>> эндообъект 43 0 объект [47 0 R 48 0 R 49 0 R 45 0 R 44 0 R 45 0 R 50 0 R 51 0 R 52 0 R 53 0 R 54 0 R 55 0 R 56 0 R] эндообъект 44 0 объект >]/P 45 0 R/Pg 10 0 R/S/Ссылка>> эндообъект 45 0 объект > эндообъект 10 0 объект >/Шрифт>/ProcSet[/PDF/Text]>>/Поворот 0/StructParents 10/Тип/Страница>> эндообъект 11 0 объект [22 0 Р] эндообъект 12 0 объект >поток HWnF}W# HmIA{0q#+mLh:CIYq~OUf[$lN:UH|suw}{C}w7״pqᒦՇ wvKv{m[r_5z:|Y;;ZG=,>Y.趕Ф[{[email protected]]+, 0]qN WG`{TG¸#,[email protected]#@_#{/#gῈIΒND_O[X9

    Quartus Made EASY! – Siytek

    Итак, вы купили себе Intel FPGA, загрузили Quartus, а потом у вас случился крах из-за огромного количества вещей, которые нужно щелкнуть по экрану, верно? Не бойся, мой друг, я тоже был там. Это руководство поможет вам запрограммировать эту привлекательную ПЛИС в кратчайшие сроки!

    Цель этого руководства состоит в том, чтобы охватить некоторые из основных частей Quartus, в том числе, как создать проект и как использовать планировщик выводов, чтобы связать ваш дизайн с оборудованием.Мы также рассмотрим процесс программирования FPGA с помощью программатора.

    Поскольку это полное введение в Quartus для начинающих, нам пока не нужно писать какой-либо код, поскольку мы будем использовать только простые логические функции, встроенные в Quartus. Не волнуйтесь, если вы все еще пытаетесь решить, присоединиться ли к лагерю SystemVerilog или VHDL, это руководство является отличным предварительным условием для любого из них.

    Необходимое условие

    Конечно, вам потребуется установить и запустить Quartus Prime в вашей системе.Если вы используете Windows, вы можете просто скачать ее после регистрации бесплатной учетной записи Intel.

    Если вы используете Linux, вы также можете загрузить версию для Linux. Однако для работы программатора USB-Blaster требуется дополнительная настройка. Вы можете проверить эту информацию для получения более подробной информации о том, как заставить программатор работать.

    Если вы используете Mac, вы можете запустить версию Quartus Prime для Windows или Linux в Virtualbox. Я бы предпочел использовать версию для Linux, и вы можете ознакомиться с моим руководством по ее настройке, если хотите установить Quartus Prime на Mac.

    Наконец, вам понадобится FPGA для программирования! Лично мне нравится использовать Terasic DE0-Nano, поскольку он немного меньше, чем Raspberry Pi, и имеет множество замечательных функций. Это означает, что я могу лениво сидеть на своем диване и писать код, имея под рукой потрясающую многофункциональную плату FPGA.

    Создать новый проект

    Создать новый проект в Quartus очень просто, несмотря на множество опций меню. Идите вперед и нажмите файл > мастер создания нового проекта… , чтобы запустить мастер создания нового проекта.

    Настройка проекта

    Первая страница мастера представляет собой краткое введение, которое можно пропустить. На следующей странице вы можете продолжить и ввести путь для вашего проекта, а также имя проекта.

    На следующей странице выберите пустой проект.

    Для этого проекта нам не нужно добавлять пустые файлы. Однако для будущих проектов это диалоговое окно дает вам возможность с самого начала включать любые файлы дизайна.

    Выберите ваше устройство

    Далее нам нужно выбрать наше устройство, а точнее чип FPGA, который мы используем.Эта информация, скорее всего, будет напечатана прямо на чипе, если вы ее видите. Вы также можете найти его в технической документации для вашей конкретной платы разработки.

    DE0-Nano использует FPGA серии Cyclone IV и модель EP4CE22F17C6. Мы можем ввести эту информацию в раскрывающийся список семейства устройств , а затем отфильтровать по имени. Как только устройство появится в списке внизу, мы можем выделить его и нажать закончить .

    Выберите инструменты EDA

    Для этого введения в Quartus мы не будем писать никакого кода, поэтому нам не нужно использовать какие-либо инструменты EDA для этого проекта.Просто оставьте все по умолчанию и нажмите , затем .

    Завершение работы мастера

    Наконец, нам будет представлена ​​сводная информация о настройке нашего проекта. Не стесняйтесь взглянуть и проверить, все ли выглядит правильно, затем нажмите , завершить , чтобы завершить работу мастера.

    Построение логической схемы

    После завершения работы мастера мы вернемся к главному экрану Quartus, теперь уже без приветственной заставки. Теперь мы готовы приступить к созданию нашего первого проекта.Потрясающий!

    Чтобы продемонстрировать некоторые основные функции Quartus, мы создадим очень простую логическую схему, которая связывает пару физических входов с физическим выходом на микросхеме.

    Создайте новую блок-диаграмму

    Нажмите файл > новый… , чтобы открыть диалоговое окно создания нового файла. Мы собираемся создать нашу первую блок-диаграмму /файл схемы , просто выберите его из списка и нажмите ok .

    Вы должны заметить, что теперь у нас есть новый файл на вкладках в верхней части рабочей области.Этот новый файл предоставит нам область компоновки в виде сетки, где мы можем рисовать схемы.

    Сохраните блок-диаграмму

    Возможно, вы захотите сохранить файл на этом этапе, нажмите файл > сохранить как… , а затем дайте файлу имя, выберите подходящий путь и нажмите сохранить .

    Создание логики

    Сначала мы добавим в наш проект простой логический элемент И. Чтобы добавить символ из библиотеки, щелкните инструмент символа на панели инструментов в верхней части рабочей области.

    Откроется браузер символов, где вы увидите три категории, перечисленные в поле библиотек . Идем дальше и раскрываем примитивов > логика , чтобы получить доступ к базовым логическим функциям, таким как вентили И и ИЛИ. Прокрутите вниз, чтобы найти вентиль И с двумя входами, названный и 2 , а затем нажмите ok , чтобы добавить вентиль в проект.

    Щелкните где-нибудь в середине рабочей области, чтобы поместить ворота в дизайн.

    Вы можете щелкнуть несколько раз, чтобы повторно разместить компонент, но для этого примера нам понадобится только один вентиль.После этого вы можете нажать клавишу esc , чтобы выйти из инструмента символов.

    Добавление булавок

    Далее мы добавим в дизайн несколько булавок. Они станут интерфейсом между дизайном и физическими выводами ввода-вывода на чипе. Позже в этом руководстве мы узнаем, как связать эти выводы с нужными физическими выводами.

    Инструмент для булавки состоит из двух частей: основной кнопки и стрелки с правой стороны. Эта стрелка откроет небольшое меню, которое позволит нам выбрать тип булавки.

    Тип булавки отображается прямо над значком размещения булавки. Вы можете щелкнуть главный значок, чтобы разместить текущий выбранный тип вывода, или щелкнуть стрелку, чтобы разместить определенный вывод. Идем дальше и выбираем output .

    После того, как мы разместили выходной контакт, нам нужно подключить его к выходному контакту вентиля И. Для этого просто нажмите на конец любого выхода и, удерживая нажатой кнопку мыши, нарисуйте провод между ними.

    Теперь давайте разместим два входа и соединим их с обоими входами логического элемента И.

    Наконец, мы переименуем контакты на что-то более подходящее. Чтобы изменить имя вывода, вы можете либо дважды щелкнуть имя вывода в редакторе, либо щелкнуть правой кнопкой мыши пин и выбрать свойства .

    Мы назовем выход и_gate_output , а входы and_gate_input_a и and_gate_input_b . Это облегчит идентификацию контактов, когда мы приступим к настройке оборудования.

    Конфигурация оборудования

    Теперь, когда мы закончили наш проект, мы готовы его скомпилировать и загрузить в нашу ПЛИС.Однако сначала нам нужно решить, какой из физических выводов ввода-вывода мы хотим подключить к нашей схеме.

    В этом простом примере мы подключим каждый входной контакт к переключателю, а выходной контакт — к светодиоду. Затем мы можем проверить функциональность вентиля И, нажимая переключатели и наблюдая за светодиодом.

    Физическое соединение

    Физическое соединение зависит от используемого вами оборудования. Если вы строите свою собственную схему, вы можете использовать любой из доступных контактов ввода-вывода. Я буду использовать DE0-Nano в качестве примера, но не стесняйтесь имитировать соединения на другой плате.

    Переключатели

    На DE0-Nano переключатели подключены к контактам E1 и J15. Они подключены через буфер триггера Шмитта SN74AUC17 и подключены к высокому уровню с помощью подтягивающих резисторов. Схема должна нормально работать без буфера для целей тестирования.

    Светодиоды

    На плате DE0-Nano имеется 8 светодиодов, и мы можем выбрать любой из них для этого проекта. Для этого проекта я буду использовать светодиод, подключенный к контакту A15.

    По какой-то причине в инструкции не указаны резисторы, включенные последовательно со светодиодами, однако я думаю, что это чрезмерное упрощение и очень маловероятно, что эти светодиоды подключены непосредственно к микросхеме.Поэтому, если вы строите свою собственную схему, убедитесь, что светодиоды адекватно ограничены по току.

    Планировщик выводов

    Итак, теперь у нас должно быть три физических контакта на микросхеме, которые мы хотим подключить к выходу, и два входа, которые мы включили в нашу схему. Для DE0-Nano мы будем использовать следующее:

    • Контакт E1 – кнопка
    • Контакт J15 – кнопка
    • Контакт A15 – светодиод
    • 2 Для подключения контактов в дизайне к физическим контактам на FPGA мы собираемся использовать инструмент Quartus под названием планировщик выводов .Этот инструмент предоставляет нам карту доступных контактов и функций и позволяет нам сопоставлять части дизайна с нужными контактами.

      Чтобы Quartus понял, какие части нашего проекта могут быть сопоставлены, нам сначала нужно выполнить частичную компиляцию проекта, которая называется анализ и разработка .

      Анализ и разработка

      Существуют различные этапы обработки, необходимые для преобразования нашего проекта во что-то, что можно загрузить в ПЛИС.

      • Анализ — в этой части процесса Quartus проверяет дизайн на наличие любых ошибок, таких как синтаксические или семантические ошибки.
      • Проработка — на первом этапе компиляции Quartus отображает дизайн в блоках RTL. Это строительные блоки внутри ПЛИС, которые выполняют основные функции, такие как хранение памяти, логические элементы и регистры.
      • Synthesis — на финальном этапе компиляции Quartus синтезирует дизайн на логическом уровне, преобразуя RTL-дизайн в дизайн уровня вентиля.

      Чтобы наши выводы появились в планировщике выводов, мы могли бы запустить полную компиляцию.Однако в этом нет необходимости, так как нам нужно только запустить этап анализа и проработки.

      Quartus предоставляет нам три инструмента компиляции, которые позволяют запускать различные уровни компиляции. Поскольку полная компиляция может занять некоторое время, имеет смысл запустить только необходимый процесс. Идите вперед и запустите анализ и уточнение, используя инструмент, расположенный в строке меню в верхней части экрана.

      Назначение выводов

      После завершения процесса вы получите отчет о компиляции, а процесс анализа и разработки в левом меню будет отмечен зеленой галочкой.Теперь мы можем открыть планировщик выводов, щелкнув заданий > планировщик выводов в меню в верхней части экрана.

      Планировщик выводов на первый взгляд немного сложен, но им довольно легко пользоваться. Вы увидите карту FPGA со всеми физическими контактами и их функциями.

      Нас интересует список пинов внизу. Если вы успешно выполнили предыдущий шаг, вы должны увидеть список выводов. Идите вперед и введите контакты переключателя и светодиода в поле местоположения .

      Входные контакты должны соответствовать физическим контактам, которые вы подключили к кнопкам, а выходной контакт должен соответствовать выходному контакту с подключенным светодиодом. Когда вы закончите, вы можете закрыть планировщик контактов.

      Вы должны заметить, что Quartus пометил контакты с физическими выходами, которые мы только что назначили. Обратите внимание, что я отделил окно дизайна, чтобы увеличить рабочую область.

      Вы можете отсоединить окно, щелкнув правой кнопкой мыши вкладку в верхней части рабочей области и выбрав отсоединить .Вы также можете прикреплять и отсоединять окна из меню окна в верхней строке меню.

      Скомпилируйте и запрограммируйте FPGA

      Теперь, когда наши контакты сопоставлены, мы, наконец, готовы загрузить проект в FPGA. Потрясающий!

      Полная компиляция

      Чтобы сделать это, мы должны сначала запустить полную компиляцию, которая синтезирует дизайн, а затем создаст двоичный файл .sof , который можно загрузить в FPGA

      Программирование

      После компиляции После завершения мы можем открыть инструмент программирования, чтобы загрузить наш проект в FPGA.Вы можете либо использовать кнопку на верхней панели инструментов, либо щелкнуть инструменты > программатор в строке меню.

      В меню программирования вы должны увидеть ваш программатор (например, USB-Blaster) в верхней части экрана, если ваше устройство подключено и настроено правильно. Если вы видите «нет устройства», вам может потребоваться выбрать его, нажав настройка оборудования…

      Вы также должны увидеть файл .sof , появившийся в списке. Если нет, вернитесь и убедитесь, что вы выполнили полную компиляцию и не обнаружили ошибок.Когда вы будете готовы, нажмите start , чтобы загрузить программу в FPGA.

      Вот оно! Теперь вы сможете зажечь светодиод, нажав оба переключателя одновременно. Затем вы можете попробовать заменить логический элемент И на другую логику в вашем дизайне, чтобы увидеть, как изменится поведение.

      Заключение

      Лично мне нравится разрабатывать на устройствах FPGA, и я чувствую, что сообщество разработчиков часто упускает их из виду в пользу стандартных решений на основе микроконтроллеров, таких как Raspberry Pi.

      Есть некоторые сложности, которые необходимо преодолеть при первой настройке инструментов, но как только вы запустите свой пример «Hello World», вы легко сможете создать несколько забавных и полезных проектов!

      SW-QUARTUS-SE-FIX компании Altera Development Software

      Обзор ПЛИС SW-QUARTUS-SE-FIX

      Часто задаваемые вопросы

      • В: Часто ли колеблется цена на устройства SW-QUARTUS-SE-FIX?
      • Поисковая система FPGAkey отслеживает количество и цены запасов SW-QUARTUS-SE-FIX мировых поставщиков электронных компонентов в режиме реального времени, и регулярно записывает исторические данные о ценах.Вы можете просмотреть исторические тенденции цен на электронные компоненты, чтобы обеспечить основу для вашего решения о покупке.
      • В: Нужно ли регистрироваться на сайте, чтобы сделать запрос на SW-QUARTUS-SE-FIX?
      • Нет, отправьте только количество, адрес электронной почты и другую контактную информацию, необходимую для запроса SW-QUARTUS-SE-FIX, но вам необходимо подпишитесь на комментарии к посту и загрузку ресурсов.
      • В: Как я могу получить инструменты разработки программного обеспечения, связанные с платформой Altera FPGA?
      • Quartus Prime Modelsim — это соответствующее программное обеспечение для программирования ПЛИС производства Altera/Intel. Конкретный выбор зависит от личных привычек и функциональных требований, чтобы выбрать наиболее подходящий вариант.Вы можете искать и загружать через ресурсный канал FPGA.
      • В: Где я могу приобрести отладочные платы SW-QUARTUS-SE-FIX, оценочные платы, или стартовый набор? также предоставить техническую информацию?
      • В настоящее время FPGAkey не предоставляет услуги по покупке плат для разработки, но клиенты часто консультируются по вопросам ZedBoard, платы Basys 3, TinyFPGA BX, Nexys4-DDR, Terasic DE10-Nano, Digilent Arty S7 и т. д.Если вам нужна актуальная техническая информация, вы можете отправить информацию обратной связи, наши технические специалисты свяжутся с вами в ближайшее время.
      • Q: Как получить техническую поддержку SW-QUARTUS-SE-FIX?
      • Введите ключевое слово «SW-QUARTUS-SE-FIX» в поле поиска на веб-сайте или найдите их на канале загрузки или на форуме FPGA.
      • Q: Что мне делать, если я не получил вовремя техническую поддержку для SWQUARTUSSEFIX?
      • В зависимости от разницы во времени между вашим местоположением и нашим местоположением, нам может потребоваться несколько часов, чтобы ответить, пожалуйста, наберитесь терпения, наш технический инженер FPGA поможет вам с информацией о распиновке SW-QUARTUS-SE-FIX, заменой, техническим описанием в формате pdf , средства программирования, стартовый комплект и т. д.

      Область применения

      • Искусственный интеллект

      • Технология 5G

      • Облачные вычисления

      • Бытовая электроника

      • Беспроводная технология

      • Промышленный контроль

      • Интернет вещей

      • Медицинское оборудование

      Что такое altera quartus?

      Вопрос задан: Mr.Браян Крис II
      Оценка: 4,8/5 (35 голосов)

      Intel Quartus Prime — программное обеспечение для проектирования программируемых логических устройств, производимое Intel; до приобретения Intel компании Altera инструмент назывался Altera Quartus Prime, ранее Altera Quartus II.

      Для чего используется Altera?

      Altera также не гарантирует и не представляет никаких патентных прав , авторских прав или других прав интеллектуальной собственности Altera, охватывающих или относящихся к какой-либо комбинации, машине или процессу, в которых такие полупроводниковые устройства могут использоваться или используются.

      Для чего используется Quartus?

      Quartus Prime позволяет анализировать и синтезировать проекты HDL , что позволяет разработчику компилировать свои проекты, выполнять временной анализ, изучать RTL-диаграммы, моделировать реакцию проекта на различные воздействия и настраивать целевое устройство с помощью программатора.

      Что такое Альтера Циклон?

      Altera Cyclone® II 90-нм FPGA созданы с нуля для обеспечения низкой стоимости и обеспечивают определяемый пользователем набор функций для крупномасштабных и чувствительных к стоимости приложений…. Минимизируя площадь кремния, устройства Cyclone II могут поддерживать сложные цифровые системы на одном чипе по цене, которая конкурирует со стоимостью ASIC.

      Что такое Altera FPGA?

      Основными продуктовыми линейками Altera были системы серии Stratix, Arria среднего класса и более дешевые системы серии Cyclone на кристалле FPGA, сложное программируемое логическое устройство серии MAX и энергонезависимые FPGA, программное обеспечение для проектирования Intel Quartus Prime и Enpirion PowerSoC. Решения постоянного тока постоянного тока. …

      31 связанных вопросов найдено

      Является ли Altera Intel сейчас?

      Intel и Altera объявили 1 июня 2015 года, что они заключили окончательное соглашение, в соответствии с которым Intel приобретет Altera по цене 54 доллара за акцию в рамках сделки с наличными на сумму примерно 16 долларов.7 миллиардов.

      Что лучше Xilinx или Altera?

      Если вы изучите архитектуры чипов Altera и Xilinx , то наверняка обнаружите, что чипы Altera более интересны и более поддаются тонкой оптимизации. Xilinx, как правило, более ориентирована на технологии и лучше связана с приложениями, предлагая больше микросхем с пользовательскими схемами, реализующими определенные функции.

      Что такое Альтера Циклон IV?

      Altera ® Cyclone ® IV GX FPGA Development Kit представляет собой комплексную, лучшую в своем классе среду проектирования , позволяющую быстро приступить к разработке недорогих и маломощных проектов FPGA системного уровня.Этот комплект помогает сократить цикл разработки вашего продукта, чтобы вы могли уложиться в сроки выхода вашего продукта на рынок и в этапы производства.

      Для чего используются ПЛИС?

      FPGA

      особенно полезны для прототипирования специализированных интегральных схем (ASIC) или процессоров . FPGA можно перепрограммировать до тех пор, пока конструкция ASIC или процессора не станет окончательной и не будет содержать ошибок, и не начнется фактическое производство окончательной ASIC.Сама Intel использует FPGA для создания прототипов новых чипов.

      Что такое плата Altera?

      Плата Altera DE1 для разработки и обучения предназначена для создания идеального средства для создания прототипов передового дизайна в области мультимедиа, хранения данных и сетей . Он использует самые современные технологии как в оборудовании, так и в инструментах САПР, чтобы знакомить дизайнеров с широким кругом тем.

      Бесплатно ли Altera Quartus?

      Программное обеспечение Intel® Quartus® Prime Lite Edition обеспечивает идеальную отправную точку для больших семейств устройств и доступно для бесплатной загрузки без файла лицензии.

      Что означает Квартус?

      Хотя дословный перевод греческого языка состоит в том, что Квартус является «братом », большинство ученых интерпретируют это как означающее, что Квартус является соверующим, а не братом Эрастуса. Таким образом, некоторые переводы, такие как NIV, переводят фразу как «наш брат Квартус».

      На каком языке Quartus?

      AHDL используется для ввода цифровой логики для сложных программируемых логических устройств Altera (CPLD) и программируемых вентильных матриц (FPGA).Он поддерживается программным обеспечением Altera MAX-PLUS и Quartus.

      Что лучше VHDL или Verilog?

      VHDL является более подробным, чем Verilog , и также имеет синтаксис, отличный от C. С VHDL у вас больше шансов написать больше строк кода. … Verilog лучше разбирается в аппаратном моделировании, но имеет более низкий уровень программных конструкций. Verilog не такой многословный, как VHDL, поэтому он более компактный.

      Работает ли Quartus на Mac?

      Программное обеспечение Quartus недоступно в macOS . Таким образом, вам необходимо установить операционную систему Windows на свой Mac. … Виртуальная машина запускает Windows как приложение в macOS.

      Производит ли Intel ПЛИС?

      ПЛИС Intel®

      предлагают широкий спектр настраиваемых встроенных SRAM, высокоскоростных приемопередатчиков, высокоскоростных вводов-выводов, логических блоков и маршрутизации.Встроенная интеллектуальная собственность (IP) в сочетании с выдающимися программными инструментами сокращает время, мощность и стоимость разработки FPGA.

      Умерли ли ПЛИС?

      ПЛИС точно не тупик . Благодаря возможности перенастройки они никогда не устареют, пока существуют ASIC. Со временем появятся совершенно новые технологии, которые заменят современные ASIC и FPGA… но до тех пор… … Другой аналогией может быть программирование FPGA для приготовления еды.

      Что такое FPGA, объясните его базовую функциональность?

      FPGA представляет собой программируемую вентильную матрицу. Это тип устройства, которое широко используется в электронных схемах. ПЛИС — это полупроводниковые устройства, которые содержат программируемые логические блоки и схемы межсоединений. Его можно запрограммировать или перепрограммировать на требуемую функциональность после изготовления .

      Почему ПЛИС такие быстрые?

      Итак, почему ПЛИС может быть быстрее ЦП? По сути, это потому, что FPGA использует гораздо меньше абстракций, чем CPU , что означает, что разработчик работает ближе к кремнию. … В FPGA меньше абстракций, поэтому они могут быть быстрее и энергоэффективнее, но их сложно программировать.

      Что такое Xilinx FPGA?

      FPGA — это интегральная схема (ИС), которая может быть запрограммирована для различных алгоритмов после изготовления .Современные ПЛИС содержат до двух миллионов логических ячеек, которые можно настроить для реализации различных программных алгоритмов.

      Что такое конструкция ПЛИС?

      Программируемые вентильные матрицы

      (FPGA) — это интегральные схемы , которые часто продаются в готовом виде . … FPGA содержат настраиваемые логические блоки (CLB) и набор программируемых межсоединений, которые позволяют разработчику подключать блоки и настраивать их для выполнения всего, от простых логических вентилей до сложных функций.

      Что такое макетная плата FPGA?

      Технологии программируемой логики

      , такие как программируемые вентильные матрицы (FPGA), являются важным компонентом любого современного инструментария схемотехники.

      Что лучше квартус или вивадо?

      Xilinx IDE Vivado имеет медленное время компиляции, в то время как Quartus Prime не использует память, обеспечивая более быстрые результаты синтеза и реализации.Обе IDE имеют встроенные помощники по дизайну, такие как редакторы ограничений, которые помогают инженерам-проектировщикам определять возможные ограничения для их проекта.

      Что такое милостыня в ПЛИС?

      В основе лежит адаптивный логический модуль (ALM) с 8 входами, который может реализовать полную 6-входовую LUT (6-LUT) или выбрать функции 7-входа. ALM также может быть эффективно разделен на независимые меньшие LUT, обеспечивая преимущество в производительности больших LUT и эффективность площади меньшего LUT.

      Кем была Альтера?

      Альтера была воплощением разрушения . Машина войны, скосившая множество жизней, вставших на ее пути. Такой она была создана… по крайней мере, так сказали ей старейшины гуннов. Что она, Альтера, существует для битвы.

      Lab 06: Quartus II Tutorial and Practice

      Оборудование/необходимые детали

      • Quartus II R Веб-версия V9.1 программное обеспечение SP2 от Altera Corporation
      • USB-накопитель для сохранения ваших файлов

      Объектив

      • Узнайте, как использовать программное обеспечение Quartus II R V9.1 SP2 для создания схем, сигналов, компиляции и моделирования цепей
      • Анализ сигналов и разработка таблиц истинности для логических схем

      Обсуждение

      Значки панели инструментов «Инструменты», которые вы будете использовать в этом лабораторном занятии, показаны на рис. 6-1. Эти значки расположены в верхней части окна приложения Quartus II.Эта горизонтальная панель инструментов содержит такие кнопки, как: «Создать», «Открыть», «Сохранить», «Печать», «Вырезать», «Копировать», «Вставить», «Отменить» и «Повторить». Другие кнопки панели инструментов будут обсуждаться в лаборатории, где это уместно.

       

      Рисунок 6-1

      Часть 1 Руководство по Quartus II

      Откройте Quartus II

      • На рабочем столе выберите Пуск – Программы – Quartus II . Эта лабораторная работа основана на веб-версии.

      Если ваш компьютер подключен к Интернету, Quartus II автоматически проверяет наличие обновлений и отображает сообщение в рабочей области, если на альтере есть обновления.ком веб-сайт. Как только программное обеспечение откроется, вы увидите строку меню в верхней части экрана с именами, похожими на те, которые вы найдете в большинстве программ для Windows, то есть «Файл», «Правка», «Просмотр», «Инструменты», «Окно» и «Справка». См. Рисунок 6-2. Различные окна утилит появляются под панелью инструментов в зависимости от того, какие из них были выбраны ( View – Utility Windows ). Размер каждого окна можно изменить, поместив мышь на границу. Когда указатель мыши изменится на две линии, нажмите и удерживайте левую кнопку мыши, перемещая мышь (щелкнув и перетащив) в желаемом направлении, чтобы уменьшить или увеличить размер этих окон.Вы также можете щелкнуть соответствующую кнопку закрытия, чтобы закрыть окно, тем самым увеличив размер рабочей области.

      Создание нового проекта

      • В главном меню выберите Файл > Мастер создания нового проекта . См. Рисунок 6-3. Может появиться окно «Введение», описывающее функции мастера создания нового проекта. Нажмите кнопку «Далее.
      • Появится страница 1 из 5 мастера создания нового проекта (см. рис. 6-4). Введите рабочий каталог, имя проекта и имя объекта верхнего уровня вашего проекта.В примерах, показанных в этом практическом руководстве, будет показан диск C. Введите соответствующую букву диска для назначенной области хранения на используемом вами компьютере или выберите каталог с помощью Browse ( ), а затем рабочий каталог C :\altera \91sp2\quartus\kwon\Lab 6 . (Я рекомендую вам создать подпапку вашей фамилии, например « kwon» , как показано выше, чтобы вы всегда хранили и сохраняли свои файлы в своей подпапке) Введите lab 6_ 1 в качестве имени проекта и как имя объекта верхнего уровня.По умолчанию имя объекта верхнего уровня и имя проекта будут одинаковыми; однако вы можете ввести другое имя объекта верхнего уровня.

       

      Рисунок 6-2

      Рисунок 6-3

      • Если имя каталога не существует, появится окно с предупреждением, например [«Каталог c:\altera\91sp2\quartus\kwon\Lab6» не существует. Вы хотите его создать?]. Нажмите Да . Несуществующие каталоги будут созданы программным обеспечением при нажатии кнопки Да.

      Рисунок 6-4

      • Страница 2 из 5 мастера создания нового проекта позволяет выбрать файлы проекта, исходные файлы программного обеспечения и библиотеки, отличные от стандартных. Поскольку вы только начинаете, ничего из этого не существует, поэтому просто нажмите Next .
      • Страница 3 из 5 мастера создания нового проекта (рис. 6-5) позволяет выбрать семейство устройств. Этот экран позволит нам указать фактический CPLD, который мы будем использовать для нашего проекта. В раскрывающемся списке для Family выберите Cyclone II .Установите флажок для Конкретное устройство . Выделите EP2C35F672C6 и нажмите Next .

      Рисунок 6-5

      • Страница 4 из 5 Мастера создания нового проекта позволяет указать инструменты Electronic Design Automation (EDA), которые будут использоваться с этим проектом. Поскольку в этом проекте не используются какие-либо из перечисленных инструментов сторонних производителей, убедитесь, что Нет указано в качестве имени инструмента для каждого типа инструмента .Щелкните Далее .
      • Страница 5 из 5 мастера создания нового проекта (рис. 6-6) отображает сводку сделанных вами выборов. Просмотрите варианты и либо нажмите Назад , чтобы исправить запись, либо нажмите Готово , чтобы создать проект. Имя объекта проекта верхнего уровня появляется на вкладке Hierarchy окна Project Navigator, а название проекта будет отображаться в строке Title окна Quartus II.

      Рисунок 6-6

      Создание файла проекта блока (bdf)
      • Чтобы нарисовать логическую схему для нашего логического уравнения (X=AB), мы воспользуемся редактором блоков и создадим файл Block Design, нарисовав схему.Откройте новый файл схемы ( File > New ), выделив Block Diagram/Schematic F ile . И нажмите OK .
      • Прежде чем рисовать логическую схему, нам нужно назвать этот файл bdf и сохранить его как часть нашего проекта в вашей подпапке. Выберите File > Save As и введите Имя файла как lab6_1 . Поместите галочку в поле Добавить файл в текущий проект и нажмите Сохранить ( Рисунок 6-7 ) .

      Рисунок 6-7

      • Слева от окна блок-схемы появляется столбец значков. Эти значки обозначены на рис. 6-8, и в ходе выполнения лабораторной работы на них будут ссылаться по именам.
      • Теперь вы готовы ввести логический символ. Щелкните значок инструмента «Символ». Появится диалоговое окно «Символ» с файлом библиотеки   C:/quartus/libraries , показанным в окне «Библиотеки». Нажмите на поле со знаком плюс, чтобы открыть этот каталог. Откройте подкаталоги примитивов и логики и выберите символ и 2 .(См. рис. 6-9.)

      Рисунок 6-8

      Рисунок 6-9

      • Отмените выбор режима повторной вставки , затем нажмите OK . Поместите символ рядом с центром окна блок-диаграммы, затем щелкните левой кнопкой мыши, чтобы закрепить символ на месте. Флажок Режим повторной вставки по умолчанию установлен, что позволяет вставлять несколько вентилей в файл схемы. Если флажок оставлен, щелкните правой кнопкой мыши и выберите «Отмена» после вставки первого символа в файл схемы.
        • Подсказка: Если вы знаете имя символа, вы можете ввести имя символа в окне Имя без необходимости поиска этого символа в каталогах.
      • Доступные библиотеки: примитивы Altera , содержащие базовые логические строительные блоки, макрофункции (mf) логики семейства 7400 (доступны в каталоге other ) и мегафункции , содержащие библиотеку параметризованных модулей (LPM) для высокоуровневых функции цепи.Просмотрите подкаталоги, чтобы ознакомиться с символами, доступными для вашего использования.
      • Добавьте на схему два входных и один выходной контакт. Входные и выходные символы доступны в каталоге C:/ altera/91sp2/ quartus/libraries/primitive/pin . Расположите эти символы, как показано на рис. 6-10.

      Рисунок 6-10

      • Чтобы изменить положение символа, нажмите один раз на левой стороне этого символа, чтобы «щелкнуть и перетащить» символ в нужное положение.
      • Чтобы изменить имя «PIN_NAME» входного (или выходного) разъема, дважды щелкните текущее имя. Когда имя появится в обратном тексте (выделено), введите новое имя. Измените текущие имена входных разъемов на A и B и измените имя выходного разъема на X. Теперь ваша схема должна выглядеть как схема на рис. 6-11.

      Рисунок 6-11

      • Добавьте линии от каждой клеммы ворот к соответствующей входной или выходной клемме. Чтобы сделать эти линии, поместите указатель мыши на терминал ворот.Когда указатель мыши превратится в крестик, щелкните мышью и перетащите ее так, чтобы она едва касалась провода входного или выходного разъема. Сделайте , а не , перетащите и отпустите провод внутри компонента. Схема должна выглядеть так, как показано на рис. 6-12.

      Рисунок 6-12

      • Чтобы сохранить обновленный файл bdf , выберите Файл > Сохранить .

      Компиляция проекта
      • Теперь скомпилируем проект. На этом шаге Quartus II выполняет анализ и синтез файла bdf , чтобы убедиться, что в нашей логике нет ошибок.Затем он подгоняет дизайн под шаблон EP2C35F672C6 . Наконец, он запускает ассемблер и анализатор времени. Чтобы запустить компилятор, выберите Processing/Start Compilation .
      • Компиляция занимает несколько секунд. Когда он будет завершен, он должен выдать сообщение, указывающее, что «Полная компиляция прошла успешно». Нажмите ОК .

      Создание файла векторного сигнала (vwf) для имитации проекта
      • Теперь, когда схема построена, вы готовы создать набор входных сигналов.Выберите File > New , затем выделите Vector Waveform File затем щелкните OK . На экране появится файл Waveform1.vwf Vector Waveform.
      • Перед рисованием сигналов моделирования нам нужно назвать этот файл vwf и сохранить его как порт нашего проекта в вашей подпапке. Выберите «Файл » > «Сохранить как » и введите имя файла из lab6_1 (такое же, как имя вашего файла bdf).Поместите галочку в поле Добавить файл в текущий проект и нажмите Сохранить .
      • Чтобы построить этот файл моделирования, нам сначала нужно указать конечное время 16 мкс и размер сетки 1 мкс для нашего отображения сигнала:
      1. Выберите Edit > End time > 16 in time > µs , затем нажмите OK .
      2. Выберите Edit > Grid Size > Period > 1 > µs , затем нажмите OK .
      3. Чтобы просмотреть весь дисплей 16 мкс, выберите View > Fit In Window .

      Добавление входов и выходов к отображению осциллограммы (vwf)
      • Чтобы добавить входы и выходы, которые мы хотим имитировать, на дисплее осциллограммы, поместите указатель мыши в первое поле под столбцом Имя, затем дважды щелкните левой кнопкой мыши. Появится диалоговое окно «Вставить узел или шину». Выберите Node Finder (рис. 6-13). В разделе «Фильтр» выберите «Пины: все», затем выберите «Список». Перетащите все узлы ввода/вывода левой кнопкой мыши и нажмите кнопку (>), чтобы скопировать все узлы (входы и выходы) в список «Выбранные узлы» справа.Выберите ОК. Выберите ОК еще раз.

      Рисунок 6-13

      • Теперь вы должны увидеть входы и выходы в окне файла векторного сигнала. Сохраните этот файл еще раз. Окно должно выглядеть так, как показано на рис. 6-14.

      Рисунок 6-14

      • Чтобы протестировать все возможные комбинации для наших двух входов, нам нужно создать серию временных сигналов, которые проходят через все 4 возможные комбинации входных логических уровней. Самый простой способ сделать это — сформировать двоичный счетчик, который считает от 0000 до 0100, как мы это делали с таблицей истинности.На экране файла vwf щелкните левой кнопкой мыши первый вход A , выберите Value > Clock, , а затем введите период в 16 мкс и нажмите OK . Чтобы нарисовать сигнал B в виде часов с периодом 8 мкс, выберите Value > Clock, , а затем введите период 8 мкс и нажмите OK . Затем сохраните его снова. По завершении экран vwf должен выглядеть так, как показано на рис. 6-15.

      Рисунок 6-15

      Выполнение моделирования вывода
      • Чтобы выполнить моделирование, выберите Обработка > Начать моделирование .Через несколько секунд должно появиться сообщение «Симуляция прошла успешно». Нажмите OK .
      • Кривые симуляции отображаются в отчете симуляции, показанном на рис. 6-16. Возможно, вам придется увеличить размер сигналов моделирования в соответствии с вашими потребностями и выбрать View > Fit in Window , чтобы увидеть всю форму волны 16 мкс.

      Рисунок 6-16

      Если вы не создали логическую таблицу для уравнения, которое вы ввели в Quartus, сделайте это сейчас и сравните эти результаты с результатами, полученными при моделировании.На самом деле необходимая таблица — это таблица напряжения и напряжения , но поскольку в этом примере все сигналы предполагались с активным высоким уровнем, они будут выглядеть одинаково (с заменой 0 и 1 на L и H соответственно). Результаты моделирования в Quartus должны соответствовать вашей логической таблице.

      Печать результатов моделирования
      • Чтобы распечатать файл сигнала, выберите « Файл > Печать. ” Если вы хотите распечатать только часть сигнала, выберите “ Файл > Печать > Опции ” и выберите «Диапазон времени» по желанию.Плохой альтернативой описанному выше является захват части экрана, а затем вставка этой захваченной части в текстовый редактор или приложение для рисования. Чтобы скопировать вывод симуляции (или любое окно на экране), увеличьте его как можно больше, а затем (пока оно активно [выбрано]) нажмите «Alt-Print Scrn» (т. е. удерживайте нажатой «Alt» и удерживая ее, нажмите клавишу «Print Scrn»). Затем вставьте захваченное окно в свой любимый текстовый редактор или программу для рисования. В выбранной вами программе вы можете обрезать и увеличивать свою фигуру по желанию.

      Функциональная компиляция и моделирование
      • При проектировании чего-то большого рекомендуется иметь доступ к большому количеству данных для моделирования. Затем, когда вы знаете, что ваш дизайн моделируется правильно, вы можете удалить столько выходных данных, сколько необходимо, чтобы дизайн соответствовал вашему конкретному устройству. Дополнительные сигналы могут быть выведены и использованы в моделировании. Я называю эти дополнительные выходные данные выводами отладки. Компиляция и моделирование функционала не имеют (фактически) ограничений на количество доступных входов, выходов и внутренних элементов.Ниже я расскажу, как функционально скомпилировать и смоделировать ваш проект в Quartus. Сначала спроектируйте детали как обычно (либо в графическом редакторе, либо в VHDL). Нет необходимости назначать устройство дизайну.
      • Чтобы скомпилировать функционально , откройте «Инструмент компилятора». Этот инструмент можно найти в разделе «Обработка | Инструмент компилятора». Выберите самую левую кнопку в разделе «Анализ и синтез». (Эта кнопка имеет треугольную точку вправо, вентиль И и галочку.) Это скомпилирует ваш дизайн, не пытаясь вписать его в какую-либо конкретную часть.Когда ваш проект компилируется без ошибок, вы готовы к функциональному моделированию.
      • Создайте файл сигнала, как вы делали это ранее. Откройте «Инструмент симулятора» в разделе «Обработка | Инструмент симулятора». В разделе «Режим моделирования» выберите «Функциональный». Затем выберите кнопку с надписью «Создать список соединений функционального моделирования». Установите флажок «Перезаписать входной файл моделирования результатами моделирования». Выберите кнопку «Пуск». Ваша функциональная симуляция будет завершена. Функциональное моделирование покажет , а не задержки распространения.Сравните этот вывод моделирования с выводом моделирования синхронизации, сделанным ранее (с задержками распространения).

      Часть 2 Pr действие
          1. С помощью программного обеспечения Quartus II составьте логическое уравнение Y=AB+C .
            1. Построить таблицу истинности для X.
            2. Создайте файл проекта блока (файл bdf ) для X.
            3. Создайте файл векторного сигнала ( vwf ) для X. Моделирование должно отображать все возможные комбинации входных данных.
            4. Сравните результат векторного сигнала с таблицей истинности.
            5. Включите копии файла bdf и файла vwf в лабораторный отчет.

       

      1. С помощью программного обеспечения Quartus II составьте логическое уравнение Y=AB+CD .
        1. Построить таблицу истинности для X.
        2. Разработка схемы (файл bdf ) для Y.
        3. Создайте файл векторного сигнала ( vwf ) для Y.Моделирование показывает все возможные комбинации входных данных.
        4. Сравните результат векторного сигнала с таблицей истинности.
        5. Включите копии файла схемы и файла векторной формы сигнала в лабораторный отчет.

      Программное обеспечение

      Altera Quartus II версии 14.1 обеспечивает производительность TFLOPS в первой в отрасли FPGA с усиленными блоками DSP с плавающей запятой

      Интегрированные совместимые с IEEE 754 блоки цифровой обработки сигналов с плавающей запятой в ПЛИС и однокристальных системах Arria 10 обеспечивают непревзойденный уровень производительности цифровой обработки сигналов, производительности разработчиков и эффективности логики.Программное обеспечение Quartus II версии 14.1 предлагает расширенный набор инструментов с несколькими вариантами входа в проект, которые нацелены на усиленные блоки цифровой обработки сигналов с плавающей запятой и позволяют пользователям быстро разрабатывать и развертывать решения, предназначенные для ряда ресурсоемких приложений, в таких областях, как высокопроизводительные вычислений (HPC), радаров и медицинских изображений. Эти потоки проектирования включают OpenCL для программистов, DSP Builder для проектировщиков на основе моделей и потоки языка описания оборудования (HDL) для традиционных разработчиков FPGA.В отличие от программной реализации, усиленные блоки DSP с плавающей запятой не потребляют ценных логических ресурсов для операций с плавающей запятой.

      Дополнительные функции программного обеспечения Quartus II v14.1 Включает:

      • Усовершенствованный инструмент Design Space Explorer II (DSE II) для более быстрого закрытия времени, который предоставляет пользователям данные о состоянии и отчетах в реальном времени. Эти данные можно использовать для параллельного сравнения нескольких компиляций, создаваемых одновременно на вычислительных фермах.
      • Оптимизированный централизованный каталог IP-адресов и улучшенный графический интерфейс пользователя (GUI) помогают хранить и легко находить все пользовательские IP-адреса в одном месте.
      • Дополнительная поддержка новых энергонезависимых FPGA MAX® 10 от Altera, которые имеют двойную конфигурацию флэш-памяти, аналоговые и встроенные возможности обработки в компактном, недорогом, мгновенно включаемом программируемом логическом устройстве.
      • Усовершенствования инструмента анализа последовательных каналов JNEye еще больше упрощают проектирование и планирование на уровне платы.Инструмент JNEye вместе с кремниевыми моделями Arria 10 может моделировать модели линий передачи и оценивать вносимые потери и параметры перекрестных помех в конструкциях Arria 10.

      Дополнительная информация о последних функциях, предлагаемых в программном обеспечении Quartus II версии 14.1, доступна на веб-странице Что нового в программном обеспечении Quartus II.

      Цены и доступность

      И подписная версия, и бесплатная веб-версия программного обеспечения Quartus II версии 14.1 теперь доступны для загрузки.Программа подписки на программное обеспечение Altera объединяет расходы на программное обеспечение и техническое обслуживание в один годовой платеж по подписке. Подписчики получают программное обеспечение Quartus II, версию ModelSim®-Altera Starter и полную лицензию на IP Base Suite, в который входят самые популярные IP-ядра Altera. Годовая подписка на программное обеспечение составляет 2995 долларов США за лицензию для ПК с привязкой к узлу и доступна для покупки в интернет-магазине Altera.

      Об Altera

      Программируемые решения Altera® позволяют разработчикам электронных систем быстро и эффективно внедрять инновации, дифференцироваться и завоевывать свои рынки.Altera предлагает FPGA, SoC, CPLD и дополнительные технологии, такие как управление питанием, для предоставления ценных решений клиентам по всему миру.

      Слова и логотипы ALTERA, ARRIA, CYCLONE, ENPIRION, MAX, MEGACORE, NIOS, QUARTUS и STRATIX являются товарными знаками корпорации Altera и зарегистрированы в Бюро по патентам и товарным знакам США и в других странах. Все другие слова и логотипы, идентифицированные как товарные знаки или знаки обслуживания, являются собственностью их соответствующих владельцев, как описано на сайте www.altera.com/legal.

      Контактное лицо редактора:
      Стив Габриэль
      Altera Corporation
      (408) 544-6846
      [email protected]

      /photos.

    Добавить комментарий

    Ваш адрес email не будет опубликован.