Делитель частоты на 5: Делитель частоты на 5

Схема. Делитель частоты на диапазон 1…5 ГГц

       Разработанное автором устройство обеспечивает деление частоты синусоидальных сигналов в диапазоне 1 …5 ГГц при уровнях входного напряжения от 50 до 300 мВ и имеет коэффициент деления 1000.
      Схема делителя частоты (рис. 1) выполнена на специализированных цифровых микросхемах делителей частоты серии КС193 с применением входного делителя частоты SP8910 фирмы GEC Plessey (США).

      На входе делителя частоты включен ФВЧ с частотой среза около 250 МГц на элементах С1, L1, С2, предотвращающий поступление на вход делителя низкочастотного сигнала большой амплитуды. Ограничитель амплитуды входного сигнала выполнен на резисторе R1 и арсенидгаллиевых диодах с барьером Шоттки VD1, VD2, обладающих малой входной емкостью.
      После ограничителя включен двухкаскадный усилитель на полевых транзисторах VT1, VT2. Транзистор VT1 включен по схеме с общим истоком и с автоматическим смещением рабочей точки за счет падения напряжения на резисторе R4.

      На рис. 3 приведен чертеж печатной платы делителя частоты. В качестве подложки использована пластина фольгированного с двух сторон диэлектрика ФЛАН5 толщиной 1,5 мм, нижний слой фольги использован в качестве общего провода. Для соединения проводников верхнего слоя платы с нижним в плате просверлены отверстия диаметром 1,5 мм (в местах, указанных черными кружками), в них установлены отрезки медного луженого провода диаметром 1 …1,2 мм и припаяны к фольге с двух сторон платы. Плата помещена в экран из луженой латуни (или стали) с крышкой, имеющей отверстия для вентиляции.

      При монтаже на плату микросхем в корпусах DIP их выводы должны быть предварительно отформованы для припайки к контактным площадкам. При монтаже полупроводниковых элементов СВЧ следует соблюдать весь комплекс мер защиты от статического электричества. Пайку выводов элементов следует вести низковольтным паяльником с заземленным жалом припоем ПОСК18-50 или ПОС61 при температуре пайки не более 210 °С. В качестве флюса следует использовать спиртовой раствор канифоли.

      Перед настройкой делителя проверяют правильность монтажа устройства и наличие питания на выводах микросхем и транзисторов в соответствии с величинами, указанными на схеме (см. рис. 1). В случае, если напряжения на выводах транзисторов VT1, VT2 отличаются более чем на ±10 % от указанных на схеме, подбирают резисторы R4, R6 автоматического смещения в истоках транзисторов.
      После проверки цепей делителя по постоянному току к разъему XW1 подключают коаксиальную нагрузку сопротивлением 50 Ом и убеждаются в отсутствии самовозбуждения входного усилителя. При возникновении паразитной генерации увеличивают сопротивление резисторов R1 и R5.

      Далее на вход XW1 подают сигнал с уровнем 100 мВ от генератора СВЧ с частотой 1 ГГц. Контролируя частотомером на выходе Q3 микросхемы DD3 поделенную частоту сигнала, убеждаются в правильности работы делителя. Повышая частоту входного сигнала до верхнего предела диапазона, проверяют отсутствие сбоев в работе делителя. При возникновении сбоев на частотах выше 4 ГГц понадобится подстройка усилителя. Для этого к стоку транзистора VT1 нужно подпаять согласующую полосковую линию, выполненную на печатной плате (см. рис. 3) в виде подстроечных площадок. Кроме того, в зависимости от типа применяемых транзисторов VT1, VT2 согласование входа усилителя проводят подбором индуктивности L7 в виде «полувитка» из провода 0,2 мм длиной 10 мм. Его припаивают к контактным площадкам платы, а индуктивность подгоняют изменением длины проводника и его наклона относительно платы.

В. ЖУК, г. Минск, Белоруссия
«Радио» №12 2001г.

Похожие статьи:
Делитель частоты диапазона 0,1.-.3,5 ГГц
Синтезатор частоты диапазона 144 МГц
УКВ тюнер с диапазоном 66…108 МГц
ПРОСТОЙ РАДИОТРАКТ НА ДИАПАЗОН 27 МГЦ

Post Views: 957

Verilog простая программа с делением частоты

Самый простой способ деления на два — перевернуть нарастающий фронт входных часов.

Частота делится на N (N — четное число), счетчик считает до N / 2-1 опрокидывания. Если он разделен на 4, count = 4 / 2-1 = 1, и счетчик будет считать до 2.
перевернуть. Процедура следующая, подтвержденная фактическими измерениями и правильная.

Последовательность показана на рисунке: видно, что от 36 до 42 — это цикл, разделенный на 6 (42-36 = 6).

• Нечетное деление

Например, разделите частоту на три, выполните переворот счетчика по модулю три, то есть переверните счет на 1 и 2, и вы можете получить трехчастотные часы с рабочим циклом 1/3 или 2/3. . Порядок действий следующий:

Результат синхронизации показан на рисунке: три делителя частоты, рабочий цикл 1/3 (что указывает на то, что начальное значение clkout по умолчанию равно 0 после включения питания)

Курсовая работа по дисциплине «Информатика» Делитель частоты на пять на D-триггерах Москва 2008

Кафедра ЭВА.

Курсовая работа по дисциплине «Информатика».

Делитель частоты на пять

на D-триггерах

Курсовую выполнил

студент группы С-14

Кузьмищев Антон

Москва, 2008

Аннотация:

В данной работе рассматривается устройство триггеров и счетчиков, их принцип работы и применение. Конечным результатом является представление информации о делителе частоты на пять на D-триггерах. Рассмотрены D-триггеры и делители на их основе. Разработана функциональная схема.

1

Содержание:

1. Понятие о D-триггере……………………………………….…………….3

2. Асинхронные счетчики на D-триггерах…………………………………4

2.1 Делитель частоты на пять……………….………………………..5

2.1.1 Функциональная схема …………………….…………………….5

2.1.2 Временная диаграмма……..…………………….………………6

2

1. Понятие о D-триггере.

D-триггер (рис 1) — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. Сохранение информации в D-триггерах происходит в момент прихода активного фронта на вход С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, D-триггер можно образовать из любых RS- или JK-триггеров если на их входы одновременно подавать взаимно инверсные сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32

Рисунок 1. Условно-графическое обозначение D-триггера

Таблица истинности D-триггера достаточно проста, она приведена в таблице

Как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации

Таблица 1. Таблица истинности D-триггера

3

2. Асинхронные счетчики на D-триггерах.

Счетчиками в цифровой технике называются специальные устройства, позволяющие подсчитывать число поступивших на вход импульсов. Понятие “счетчик импульсов” тесно связано с понятием “делитель частоты”.

Рисунок 2. Деление частоты

Второй вариант делителя частоты приведен на рисунке 3. Он построен на D-триггере. Для того, чтобы перевести D-триггер в счетный режим, нужно соединить инверсный выход триггера Q с его D-входом, так как это показано на рисунке 3. Теперь, если подать сигнал на вход С, такая схема тоже будет работать как делитель. Выходной сигнал такого делителя снимается с выхода Q триггера.

Рассмотрим подробнее работу этой схемы. Предположим, что после включения триггер установился в единичное состояние. Это означает, что на инверсном выходе триггера (Q) присутствует логический ноль. Этот ноль поступает на D-вход. Подадим на вход делителя некоторый цифровой сигнал, такой же, как мы подавали и в предыдущем случае (см. рисунок 2).

По фронту первого входного импульса D-триггер перейдет в нулевое состояние, так как на его D-входе сигнал логического нуля. После этого на инверсном выходе триггера устанавливается логическая единица. Поэтому по фронту следующего входного импульса триггер переключится в единичное состояние. И так далее.

Рисунок 3. Простейший делитель частоты.

4

Делители широко используются в цифровой технике. Цепочка последовательно соединенных D-триггеров позволяет получить сигналы требуемой частоты путем деления импульсов задающего генератора.

Пример. Соединенные последовательно два делителя позволят получить сигнал с частотой в четыре раза меньшей, чем входная. Трехкаскадный делитель (три последовательно соединенных D-триггера) дадут деление на восемь. Четыре каскада будут делить на шестнадцать. И так далее.

На рисунке 4 изображена схема четырехкаскадного делителя частоты на D-триггерах. Импульсы тактового генератора поступают на вход первого каскада деления. Если частота сигнала на входе равна f, то на выходах делителя мы получим сигналы со следующими частотами:

Q0 — f/2;          Q1 —f/4;           Q2 —f/8;               Q3 — f/16.

Рисунок 4. Четырехкаскадный делитель частоты

2.1 Делитель частоты на пять.

Рисунок 5. Функциональная схема делителя частоты на 5.

5

Для изменения коэффициента счета добавляется дешифратор.

Рисунок 6. Временная диаграмма делителя частоты на пять.

6

Список литературы:

1. Информатика. Базовый курс, 5-е издание / О. А. Акулов, Н. В. Медведев: Омега-Л, 2007 г.;

2. /; Лекция: Асинхронные и синхронно-асинхронные счетчики; Лекция: Триггеры;

3. /; глава Счетчики; глава Триггеры;

4. /; D-триггер;

5. /; D-триггеры;

6. /; Электронные счетчики и делители частоты.

Входной делитель частоты DV1001 для частотомера 1:1000, от 50 МГц до 1000 МГц.

Назначение:

Благодаря высокой чувствительности, DV1001 позволяет проводить измерения бесконтактно, с использованием катушки связи, состоящей из пары витков провода, подключенной к входу модуля.
Позволяет значительно расширить диапазон измеряемых частот как промышленных, так и самодельных частотомеров.

Коэффициент деления входной частоты на 1000 обеспечивает визуальное удобство считывания частоты.
При этом, значение частоты в мегагерцах, отображается частотомером, как значение частоты в килогерцах.

Сигнал на выходе делителя DV1001 апериодический, и подходит для измерения частотомерами, использующими принцип подсчёта количества импульсов за калиброванный интервал времени. Большинство частотомеров используют именно этот принцип ввиду относительной простоты его реализации и хорошей точности измерений.

Исполнение:

Технические характеристики модуля DV1001:

Особенности:

• Особенностью микросхемы SAB6456, применённой делителе частоты, является режим, близкий к регенеративному. Это вызывает наличие некоторой паразитной частоты генерации на выходе, при отсутствии входного сигнала. При наличии измеряемого сигнала на входе, происходит переход в режим захвата частоты колебаний входного сигнала.
• Особенностью трехкаскадного делителя частоты на микросхемах 74HC390, является апериодический режим работы. Каждый каскад делителя осуществляет деление входного сигнала на дробный коэффициент 2,5. В связи с этим, выходной имеет апериодический характер. При этом, сигналы такого характера превосходно подходят для подсчёта частотомерами, основанными на принципе подсчёта количества импульсов в течение калиброванного интервала времени.
• При подключении, не допускайте переполюсовки напряжения питания.

Принципиальная электрическая схема модуля DV1001:

Монтажная схема модуля DV1001:

Входной делитель частоты для частотомера 1:1000. Собранный и тестированный модуль:

Делитель частоты Ф5093

Счетчики и делители частоты. Схема, описание

Вообщем в рамках свапа на J мотор решили что приборка останется от аккорда. Но возникает проблема с тахометром — на 6 цилиндрах на тахометр приходит 6 импульсов (т.к. 6 цилиндров). Соответственно тахометр врет.

Для решения проблемы требуется делитель частоты. Покопавшись удалось такой реализовать на рассыпухе. Вчера был проверен на машине — все ок. Ну пока еще подождем — от хози как новости будут. Может что неправильно будет работать.
UPD: Проверено на двух разных машинах — все ок.

Многие спросят, зачем делать внешнюю приблуду — можно ведь поколупаться в приборке и поправить цепи интегратора? Но далеко не во всех приборках есть интегрирующие цепи. Чаще стоит контроллер который считает импульсы за единицу времени и затем уже крутит стрелку — в таком случае надо правит прошивку, что не всегда возможно. Второй момент: а если Ваша приборка накрылась? Или Вы захотели вернуть все взад обратно? При наличии отдельной коробочки — просто убираем ее и все. Или просто меняем приборку. В случае когда лазили в приборку — надо снова в нее лезть.

В общих словах — нельзя просто взять и поделить частоту на 1.5 на рассыпухе (можно на МК сделать или на ПЛИС — но для авто, я предпочитаю простые схемы, которые не требовательны к питанию, температурному режиму и т.д.). Однако, никто не запрещает умножить на 2 и поделить на 3. Собственно данная схема этим и занимается. Настройки не требует — при исправных деталях работать начинает сразу.

Немножко о назначении цепочки FU1-VD1.
Микросхемы серии CD работают в диапазоне до 15В. Т.е. к бортовой сети их можно подключать без преобразователей. Однако, нормально работающая бортовая сеть выдает 14.8 В (+/-), что прямо скажем — впритык. И скачков в ней хватает. По этой причине установлен сапрессор на 15В (VD1). Он становится закороткой при напряжениях выше 15В, таким образом гасит короткие всплески. А при длинных выходах за пределы диапазона еще и сожжет предохранитель.
Не забываем, что предохранитель — чтобы от пожара защититься… А вот работоспособность устройства призван сохранить сапрессор.

Схема подключается к питанию (красный-черный проводники) и в разрыв провода между мозгом и приборкой.

Плату не привожу. Там до смешного все просто.

По заменам — CD4081 не стоит менять на советский аналог (К561ЛИ2 если память не изменяет, не захотела работать). CD4013 можно заменить на К561ТМ2 — это проверялось.
Резисторы/конденсаторы любые — лишь бы номиналы и тип сошлись.

Также хотел выложить осциллограммы работы:

Наиболее часто для этого используют счетчики, хотя можно разделить частоту с помощью ждущего мультивибратора, ограничив число проходящих на выход импульсов. Пример такой схемы показан на рис. 1.60.

Рис. 1.60 Делитель частоты с использованием ждущего мультивибратора

Как только импульс входной частоты поступает на выход 5, ждущий мультивибратор D1.1, D1.3 запирает элемент D1.2 на время, определяемое резистором R1. Когда ждущий мультивибратор возвращается в исходное состояние, на выход поступает следующий импульс и цикл возобновляется. Схему можно усовершенствовать, заменив потенциометр полевым транзистором, что позволит управлять коэффициентом деления с помощью напряжения.

Рис. 1.61. Счетный триггер на логических элементах

Делитель на 2 можно собрать из простейших ЛЭ, рис. 1.61. Схемы делителей без использования RC-цепей имеют лучшую помехоустойчивость и болееширокий диапазон входной частоты сигнала. Основным элементом всех счетчиков является триггер с так называемым счетным входом, рис. 1.62.

Рис. 1.62. Делитель частоты на 2

Рис. 1.63. Делитель на 3

Таблица поясняет логику работы триггера 561ТМ2 в зависимости от управляющих сигналов (х — безразлично состояние на данном входе; состояние, когда на входах S и R микросхемы одновременно действует лог. «1», является запрещенным).

Рис. 1.64. а) Делитель на 10 на RS-триггерах; б) делитель на 10 на JK-триггерах

Рис. 1 65. Схема делителя на 60

Рис. 1. 66.
а) Универсальный реверсивный счетчик,
б) диаграмма напряжении микросхемы

Комбинационное включение триггеров позволяет получать счетчик с нужным коэффициентом деления входной частоты. На рис. 1.63…1.65 приведены примеры включения элементов микросхем для получения деления на 2, 3, 6, 10 и 60.

Промышленность выпускает универсальные счетчики, которые в зависимости от управляющих сигналов могут переключаться по переднему или заднему фронту входного сигнала, а также менять направление счета (сложение или вычитание). В качестве примера приведена диаграмма работы двоичного четырехразрядного реверсивного счетчика на микросхеме 561ИЕ11, рис. 1.66.

Таблица истинности поясняет назначение управляющих сигналов и логику управления микросхемой (1 — лог. «1»; 0 — лог. «0»; х — состояние безразлично, т. е. 0 или 1). Счетчик предусматривает возможность загрузить по входам D1, D2, D4, D8 параллельный код.

Pис 1.67. Делитель на 1000

Для получения нужного коэффициента деления можно использовать микросхемы двоичных счетчиков, соединяя соответствующие выходы с помощью ЛЭ, рис. 1.67, или же применить счетчик с программируемым коэффициентом деления 564ИЕ15,

Счетчики и делители частоты

Счетчики импульсов — непременные узлы электронных часов, микрокалькуляторов, частотомеров и многих других приборов и устройств цифровой техники. Основой их служат триггеры со счетным входом. По логике действия и функциональному назначению счетчики импульсов подразделяют на цифровые счетчики и делители частоты. Первые из них обычно называют просто счетчиками.

Простейшим одноразрядным счетчиком импульсов может быть JK-триггер и D-триггер, работающий в счетном режиме. Он считает входные импульсы по модулю 2-каждый импульс переключает триггер в противоположное состояние. Один триггер считает до двух, два соединенных последовательно считают до четырех, п триггеров-до 2n импульсов. Результат счета формируется в заданном коде, который может храниться в памяти счетчика или быть считанным другим устройством цифровой техники-дешифратором.

На рис. 1,а показана схема трехразрядного двоичного счетчика импульсов, построенного на JK-триггерax K155TB1.

Рис. 1 Трехразрядный двоичный счетчик

Смонтируйте такой счетчик на макетной панели и к прямым выходам триггеров подключите светодиодные (или транзисторные — с лампой накаливания) индикаторы, как это делали ранее. Подайте от испытательного генератора на вход С первого триггера счетчика серию импульсов с частотой следования 1 … 2 Гц и по световым сигналам индикаторов постройте графики работы счетчика.

Если в начальный момент все триггеры счетчика находились в нулевом состоянии (можно установить кнопочным выключателем SB1 «Уст.0», подавая на вход R триггеров напряжение низкого уровня), то по спаду первого же импульса (рис. 1,б) триггер DD1 переключится в единичное состояние на его прямом выходе появится высокий уровень напряжения (рис. 1,в). Второй импульс переключит триггер DD1 в нулевое состояние, а триггер DD2-B единичное (рис. 45,г). По спаду третьего импульса триггеры DD1 и DD2 окажутся в единичном состоянии, а триггер DD3 все еще будет в нулевом. Четвертый импульс переключит первые два триггера в нулевое состояние, а третий- в единичное (рис. 1,д). Восьмой импульс переключит все триггеры в нулевое состояние. По спаду девятого входного импульса начнется следующий цикл работы трехразрядного счетчика импульсов.

Изучая графики, нетрудно заметить, что каждый старший разряд счетчика отличается от младшего удвоенным числом импульсов счета. Так, период импульсов на выходе первого триггера в 2 раза больше периода входных импульсов, на выходе второго триггера — в 4 раза, на выходе третьего триггера — в 8 раз. Говоря языком цифровой техники, такой счетчик работает в весовом коде 1-2-4. Здесь под термином «вес»имеется в виду объем информации, принятой счетчиком после установки его триггеров в нулевое состояние. В устройствах и приборах цифровой техники наибольшее распространение получили четырехразрядные счетчики импульсов, работающие в весовом коде 1-2-4-8.

Делители частоты считают входные импульсы до некоторого задаваемого коэффициентом счета состояния, а затем формируют сигнал переключения триггеров я нулевое состояние, вновь начинают счет входных импульсов до задаваемого коэффициента счета и т. д.

Для примера на рис. 2 показаны схема и графики работы делителя с коэффициентом счета 5, построенного на JK-триггерах.

Рис. 2 Схема и графики работы делителя

Здесь вам трехразрядный двоичный счетчик дополнен логическим элементом 2Й-НЕ DD4.1, который и задает коэффициент счета 5. Происходит это так. При первых четырех входных импульсах (после установки триггеров в нулевое состояние кнопкой SB1 «Уст. 0») устройство работает как обычный двоичный счетчик импульсов. При этом на одном или обоих входах элемента DD4.1 действует низкий уровень напряжения, поэтому элемент находится в единичном состоянии.

По спаду же пятого импульса на прямом выходе первого и третьего триггеров, а значит, и на обоих входах элемента DD4.1 появляется высокий уровень напряжения, переключающий этот логический элемент а нулевое состояние. В этот момент на его выходе формируется короткий импульс низкого уровня, который через диод VD1 передается на вход R всех триггеров и переключает их в исходное нулевое состояние. С этого момента начинается следующий цикл работы счетчика.

Резистор R1 и диод VD1, введенные в этот счетчик, необходимы для того, чтобы исключить замыкание выхода элемента DD4.1 на общий провод.

Действие такого делителя частоты можете проверить, подавая на вход С первого его триггера импульсы, следующие с частотой 1… 2 Гц, и подключив к выходу триггера DD3 световой индикатор.

На практике функции счетчиков импульсов и делителей частоты выполняют специально разработанные микросхемы повышенной степени интеграции. В серии К155, например, это счетчики К155ИЕ1, К155ИЕ2, К155ИЕ4 и др. В радиолюбительских разработках наиболее широко используют микросхемы К155ИЕ1 и К155ИЕ2.

Условные графические обозначения этих микросхем-счетчиков с нумерацией их выводов показаны на рис. 3.

Рис. 3 Микросхемы-счетчики

Микросхему К155ИЕ1 (рис. 47,а) называют декадным счетчиком импульсов, т. е. счетчиком с коэффициентом счета 10. Он содержит четыре триггера, соединенных между собой последовательно. Выход (вывод 5) микросхемы — выход ее четвертого триггера. Устанавливают все триггеры в нулевое состояние подачей напряжения высокого уровня одновременно на оба входа R (выводы 1 и 2), объединенные по схеме элемента И (условный символ «&»). Счетные импульсы, которые должны иметь низкий уровень, можно подавать на соединенные вместе входы С (выводы 8 и 9), также объединенные по И. или на один из них, если в это время на втором будет высокий уровень напряжения. При каждом десятом входном импульсе на выходе счетчик формирует равный по длительности входному импульс низкого уровня.

Микросхема К155ИЕ2 (рис. 3,б) -двоично-десятичный четырехразрядный счетчик. В нем также четыре триггера, но первый из них имеет отдельные вход С1 (вывод 14) и отдельный прямой выход (вывод 12). Три других триггера соединены между собой так, что образуют делитель на 5.

Рис. 4 Делители частоты

При соединении выхода первого триггера (вывод 12) со входом С2 (вывод 1) цепи остальных триггеров микросхема становится делителем на 10 (рис. 4, а), работающем в коде 1-2-4-8, что и символизируют цифры у выходов графического обозначения микросхемы. Для установки триггеров счетчика в нулевое состояние подают на оба входа R0 (выводы 2 и 3) напряжение высокого уровня.

Два объединенных входа R0 и четыре разделительных выхода микросхемы К155ИЕ2 позволяют без дополнительных элементов строить делители частоты с коэффициентами деления от 2 до 10. Так, например, если соединить между собой выводы 12 и 1, 9 и 2, 8 и 3 (рис. 4,б), то коэффициент счета будет 6, а при соединении выводов 12 и 1, 11,. 2 и 3 (рис. 4,в) коэффициент счета станет 8. Эта особенность микросхемы К155ИЕ2 позволяет использовать ее и как двоичный счетчик импульсов, и как делитель частоты.

Деление частоты

Наиболее часто для этого используют счетчики, хотя можно разделить частоту с помощью ждущего мультивибратора, ограничив число проходящих на выход импульсов. Пример такой схемы показан на рис. 1.60. Как только импульс входной частоты поступает на выход 5, ждущий мультивибратор D1.1, D1.3 запирает элемент D1.2 на время, определяемое резистором R1. Когда ждущий мультивибратор возвращается в исходное состояние, на выход поступает следующий импульс и цикл возобновляется. Схему можно усовершенствовать, заменив потенциометр полевым транзистором, что позволит управлять коэффициентом деления с помощью напряжения.

Рис. 1.60 Делитель частоты с использованием ждущего мультивибратора

Делитель на 2 можно собрать из простейших ЛЭ, рис. 1.61. Схемы делителей без использования RC-цепей имеют лучшую помехоустойчивость и болееширокий диапазон входной частоты сигнала. Основным элементом всех счетчиков является триггер с так называемым счетным входом, рис. 1.62. Таблица 1.4

Таблица 1.4

Рис. 1.62. Делитель частоты на 2

Рис. 1.63. Делитель на 3

Рис. 1.64. а) Делитель на 10 на RS-триггерах; б) делитель на 10 на JK-триггерах

поясняет логику работы триггера 561ТМ2 в зависимости от управляющих сигналов (х — безразлично состояние на данном входе; состояние, когда на входах S и R микросхемы одновременно действует лог. «1», является запрещенным).

Комбинационное включение триггеров позволяет получать счетчик с нужным коэффициентом деления входной частоты. На рис. 1.63…1.65 приведены примеры включения элементов микросхем для получения деления на 2, 3, 6, 10 и 60.

Промышленность выпускает универсальные счетчики, которые в зависимости от управляющих сигналов могут переключаться по переднему или заднему фронту входного сигнала, а также менять направление счета (сложение или вычитание). В качестве примера приведена диаграмма работы двоичного четырехразрядного реверсивного счетчика на микросхеме 561ИЕ11, рис. 1.66.

Таблица истинности (табл. 1.5) поясняет назначение управляющих сигналов и логику управления микросхемой (1 — лог. «1»; 0 — лог. «0»; х — состояние безразлично, т. е. 0 или 1). Счетчик предусматривает возможность загрузить по входам D1, D2, D4, D8 параллельный код.

Рис. 1 65. Схема делителя на 60

Таблица 1.5

Для получения нужного коэффициента деления можно использовать микросхемы двоичных счетчиков, соединяя соответствующие выходы с помощью ЛЭ, рис. 1.67, или же применить счетчик с программируемым
коэффициентом деления 564ИЕ15, см. рис. 1.26.

Рис. 1. 66. а) Универсальный реверсивный счетчик,
б) диаграмма напряжении микросхемы

Pис 1.67. Делитель на 1000

Триггеры, выполненные на двух вентилях, как показано на рис. 8.47 и 8.50, обычно называют RS (от английских слов: ), или асинхронными триггерами. Посредством подачи соответствующего входного сигнала они могут быть установлены в то или иное состояние. -триггеры удобно использовать в схемах защиты от дребезга, а также во многих других случаях, однако более широкое применение получили триггеры, схема которых несколько отличается от рассмотренной. Вместо пары асинхронных входов они имеют один или два информационных входа и один тактирующий вход. В момент подачи тактирующего импульса выходное состояние триггера либо изменяется, либо остается прежним, в зависимости от того, какие сигналы действуют по информационным входам.

Рис. 8.51. Синхронизированный триггер.

Простейшая схема тактируемого триггера приведена на рис. 8.51. От рассмотренной выше схемы она отличается наличием двух вентилей («SET» и «RESET»). Легко проверить, что таблица истинности для этого триггера будет иметь вид

где — состояние выхода Q после подачи тактового импульса, а — до его поступления. Главное отличие схемы от предыдущей состоит в том, что входы S и R в этом случае должны рассматриваться как информационные и сигналы, присутствующие на этих входах в момент поступления тактового импульса, и определяют, что произойдет с выходом .

У этого триггера есть один недостаток. Дело в том, что изменение выходного состояния в соответствии со входными сигналами может происходить в течение всего отрезка времени, на котором тактовый импульс имеет высокий уровень. В этом смысле он еще подобен асинхронному -триггеру. Эта схема известна также под названием «прозрачный фиксатор», потому что выход «насквозь просматривает» вход в течение интервала действия тактового сигнала.

Всесторонние возможности триггерных схем раскроются после введения новых, нескольких отличных от рассмотренных конфигураций, которые представляют собой триггер типа «ведущий-ведомый» (двухступенчатый) и триггер, запускаемый по фронту.

Рис. 8.52. D-триггеры с запуском по фронту.

Триггеры типа «ведущий-ведомый» и триггеры, запускаемые по фронту.

С точки зрения внешних сигналов триггер, срабатывающий по фронту, ведет себя точно также, однако внутри он работает по-другому. Принцип его действия нетрудно разобрать самостоятельно. Схема, показанная на рис. 8.52, б, представляет собой распространенный семейства ТТЛ, срабатывающий на положительном перепаде. В рассмотренном ранее триггере типа «ведущий-ведомый» данные на выход передавались по отрицательному перепаду тактового импульса.

Рис. 8.53. D- и JK-триггеры.

В номенклатуру стандартных ИМС, выпускаемых промышленностью, входят триггеры, срабатывающие как по одной, так и по другой полярности перепада. Кроме того, большинство триггеров имеют также асинхронные входы 5 и R. Они могут устанавливаться или сбрасываться как высоким, так и низким уровнем в зависимости от типа триггера. На рис. 8.53 показано несколько популярных триггеров. Стрелка обозначает динамический вход (срабатывание по фронту), а кружок — инверсию. Таким образом, изображенная на рисунке схема 74 представляет собой сдвоенный -триггер, который срабатывает по положительному перепаду и имеет асинхронные входы 5 и R, активные по низкому уровню. Схема 4013 представляет собой сдвоенный -триггер семейства КМОП, срабатывающий по положительному перепаду и имеющий асинхронные входы 5 и R, активные по высокому уровню. Интегральная схема 112 — это сдвоенный -триггер типа ведущий — ведомый, срабатывающий по отрицательному перепаду и имеющий асинхронные входы 5 и R, активные по низкому уровню.

JK-триггер.

Если на входы поступают противоположные сигналы, то на очередном фронте тактового импульса выход Q воспроизводит значение -входа. Если оба входа J и К имеют низкий уровень, то состояние выхода не изменится. И наконец, если на обоих входах высокий уровень, триггер будет совершать «переброс» (менять свое состояние на каждом тактовом импульсе), т. е. работать в счетном режиме).

Предупреждение. Некоторые старые типы — триггеров представляют собой «ловушку для единиц». Этот термин вы не найдете ни в одной документации, он означает явление, которое может привести неосведомленного человека к весьма неприятным последствиям. Дело в том, что если на интервале, когда ведомый триггер открыт тактовым сигналом, вход J и К (или оба одновременно) на какой-то момент изменит свое состояние, а затем до окончания тактового сигнала вернется в исходное, то это кратковременное состояние триггер запомнит и в дальнейшем он будет вести себя так, как если бы это состояние сохранилось. В результате триггер может переброситься на следующем тактовом перепаде, даже если сигналы, действующие в момент этого перепада на входах J и К подтверждают предыдущее состояние. Это может привести, мягко говоря, к своеобразному поведению. Проблема возникает из-за того, что эти триггеры были сконструированы в предположении, что тактовый импульс имеет очень короткую длительность, в то время как в действительности тактирование всегда производится сигналом конечной длительности. Если используется триггер типа «ведущий-ведомый», следует соблюдать меры предосторожности, либо вообще избегать их, применяя более надежные триггеры, работающие по фронту. Две хорошие альтернативы, которые используют истинно запуск по фронту, это приборы 112 и 109. Оба представляют собой сдвоенные (два в одном корпусе) -триггеры с асинхронными 5- и -входами, активными по низкому уровню. Устройство 112 срабатывает по отрицательному фронту тактового сигнала, а устройство положительному. Схема 109 имеет интересную особенность, а именно, К-вход у него инверсный, поэтому иногда его называют JК-триггер с запретом.-входе всегда действует инверсия по отношению к текущему состоянию триггера. Частота сигнала на выходе в любом случае будет равна половине входной частоты.

Рис. 8.55. Время установления данных и время удержания.

Синхронизация информации и тактирование.

Рис. 8.56. 4-разрядный счетчик.

Деление на число, большее чем 2.

Этот факт отражает временная диаграмма на рис. 8.56.б, на которой СЗР означает «старший значащий разряд», МЗР — «младший значащий разряд», а изогнутые стрелки, облегчающие понимание, указывают, какими перепадами вызываются изменения сигналов.

Этот счетчик, как вы увидите в разд. 8.25, выполняет настолько важную функцию, что выпускается в виде большого числа модификаций, выполненных в виде однокристальных микросхем, включая такие форматы счета, как -разрядный, двоично-десятичный и многоцифровой. Соединяя эти счетчики каскадно и воспроизводя их содержимое с помощью цифрового индикатора (например, светодиодного) можно легко построить схему подсчета каких-либо событий. Если разрешить прохождение импульсов на вход счетчика в течение ровно 1 с, то получится счетчик частоты, который будет воспроизводить значение частоты путем подсчета числа периодов в секунду. В разд. 15.10 приводятся схемы этого простого, но очень полезного устройства. Промышленностью выпускаются однокристальные счетчики частоты, в состав которых входят дополнительно генератор, схемы управления и вывода на индикацию. Триггер такого устройства показан на рис. 8.71.

На практике простейшая схема каскадирования счетчиков посредством соединения каждого выхода Q со следующим тактовым входом имеет некоторые интересные проблемы, связанные с покаскадной задержкой распространения сигнала по цепочке триггеров. По этой причине лучше использовать схему, в которой один и тот же тактовый сигнал подается одновременно на все входы. В следующем разделе мы будем рассматривать эти синхронные тактируемые системы.

ДЕЛИТЕЛЬ ЧАСТОТЫ МНОГОГОЛОСНОГО ЭМИ | Техника и Программы

А. Маргулис, Ю. Парыгин

Анализ схемотехнических решений делителей частоты многоголосного ЭМИ, описанных в последние годы в журнале «Радио», позволяет сделать вывод, что при про­ектировании делителя частоты разработчику приходит­ся искать решение, удовлетворяющее двум во многом противоречивым требованиям — точности сетки частот, соответствующих равномерно темперированному музы­кальному строю, и уменьшению аппаратурных затрат, а значит, габаритов устройства, потребляемой мощности, стоимости и т. п. Первое заставляет увеличивать частоту задающего генератора (построенного нередко на квар­цевом резонаторе) вместе с коэффициентами деления счетчиков. Второе приводит к необходимости снижать коэффициенты деления, чтобы уменьшить число тригге­ров в линейке делителя.

Описанный ниже делитель частоты предназначен для работы в составе высококачественного клавишного элек­тронного музыкального инструмента в качестве синтеза­тора частот. В основу работы положен принцип деления частоты одного задающего генератора f_зг до получения двенадцати звуковых частот., соответствующих пятой октаве. Задача может быть решена путем получения импульсов каждой частоты на отдельном счетчике с со-ответствующим коэффициентом пересчета. .Однако при удачном выборе коэффициентов пересчета возможно объединение счетчиков с равными коэффициентами. Для этого, необходимо, чтобы коэффициенты пересчета были разложимы на простые множители при равенстве отдель­ных множителей. Такое построение делителя позволяет заметно снизить аппаратурные затраты.

Технические характеристики

Диапазон частот, Гц:

от до субконтроктавы 16,35

до си четвертой октавы 3951,064

Относительная погрешность частоты, % +0,15787,., — 0,15083

Выходное напряжение, В, не менее 2,4

Напряжение питания, В 5 ±0,25

Потребляемый ток, А, не более 2,1

Рис. 1. Функциональная схема делителя частоты

Значения частоты, соответствующие соседним нотам, связаны соотношением1,0594633. При общем задающем генераторе аналогич­ное соотношение связывает и необходимые коэффициенты деления счетчиков К₂ = м K₁. Поскольку K₁F₁= K₂F₂= …K₁₂F₁₂= f_зг, погрешность (в процентах) частоты пол­ностью переходит в погрешность коэффициента деления

ЭМИ I класса, выпускаемые промышленностью, име­ют точность сетки частот не выше 0,3%, поскольку на слух такое отклонение уже не обнаруживается. Таким образом, задача сводилась к нахождению коэффициен­тов деления, для которых n_i < 0,3% Путем переборки воз­можных вариантов был найден ряд коэффициентов де­ления, относительная погрешность которых по абсолют­ной величине не превышает 0,16% и которые к тому же допускают разбиение их на простые сомножители. На основе этого набора коэффициентов (они представлены в таблице) составлена функциональная схема делителя частоты (рис. 1), представляющая собой разветвляю­щуюся структуру и обеспечивающая заметную экономию микросхем.

Частота задающего генератора для работы с опись ваемым делителем равна 916647 Гц. Однако, очевидце и для частоты задающего генератора можно составил подобный ряд, где ее значения будут связаны описа; ными выше соотношениями. В этом случае можно из такого ряда подобрать наиболее подходящее значение частоты генератора, а несоответствие частоты ноты на выходе делителя устранить коммутацией в клавиатуре ЭМИ. При желании задающий генератор можно выпол­нить и перестраиваеваемым, что даст возможность под­стройки ЭМИ при сохра­нении точности музыкаль­ного, строя.

Рис. 2. Схема делителя частоты на 5 и 13

Рис. 3. Схема делителя частоты на 73

Рис. 4. Схема делителя часто­ты на 31

Рис. 5. Схема делителя часто­ты на 58

Рис. 6. Схема делителя, часто­ты на 41

Рис. 7. Схема делителя часто­ты на 23

Схема делителя часто­ты на 5 и 13 показана на рис. 2. Импульсы задающе­го генератора поступают на вход С2 счетчика D1, с вы­вода. 11 которого снимают­ся импульсы частотой сле­дования f/5. В соответствии со схемой рис. 1 это напря­жение подают на входы делителей на 13 и 31. Так как на входы установки в со­стояния 0 и 9 счетчика D1 подано напряжение логичес; кого 0, то есть возможность использовать свободный триггер, этой микросхемы в делителе, на 13. После прихода 13-го импульса на вы­водах 11 и 12 счетчика D2 появляется напряжение 1, устанавливающее в состоя­ние 0 триггеры микросхемы D2. Свободный триггер мик­росхемы D1 в момент обну­ления триггеров микросхе­мы D2 находится в нулевом состоянии и не нарушает работу делителей.

На рис. 3 показана прин­ципиальная схема делителя частоты на 73. Так как 73 == 6 х 12 + 1, то на выводе 12 счетчика D1 и выводе 8 счетчика D2 после прихода 73-го импульса появится сигнал 1, который установит в состояние 0 триггеры обоих счетчиков. Аналогично описанному построены делители на 31 (рис. 4), на 58 (рис. 5) и на 41 (рис. 6).

Несколько иначе работает делитель на 23 (его схе­ма изображена на рис. 7). После 22-го импульса на выводах 9 обоих счетчиков появится сигнал 1, который установит оба счетчика в состояние 1001. Очередной 23-й импульс обнулит триггеры счетчиков.

Рис. 8. Схема октавцого делителя

Из функциональной схемы (см. рис. 1) ясно, что дальнейшее деление до получения звуковых частот пя­той октавы обеспечено делителями с коэффициентами пересчета, кратными 2 и 3. Делители на 3 собраны на счетчиках К155ИЕ4,-импульсы поступают на – вход С2. Один триггер в корпусе счетчика остается неподключенным, причем входы установки его в состояние 0 «зазем­лены». Это позволяет использовать свободный триггер б делителе с четным коэффициентом. Кроме того, по­следний, четвертый, триггер в счетчике при отсутствии сигналов сброса делит частоту на 2, что дает возможность использовать его в октавном делителе.

Сформированные сигналы соответствуют частотам пятой октавы. Для получения сигналов низших октав требуется последовательное деление на 2 нужное число раз. Если использовать последний триггер счетчика К.155ИЕ4 в октавном делителе, для последующего де­ления после К155ИЕ4 удобно применять группы из трех триггеров счетчика К155ИЕ5.

Схема октавного делителя частоты, построенная та­ким образом, представлена на рис. 8. Выходы делителей обозначены нотами и цифрами, соответствующими окта­ве. Для получения звуковых частот низших октав им­пульсы с выходов первой октавы подают на вход дели­теля на 16. В результате формируются все сигналы с частотами до субконтроктавы включительно.

В случае использования клавиатуры ЭМИ с диапазо­ном в 4 — 5 октав можно его расширить путем подклю­чения дополнительного делителя к задающему генератору. Клавишу сдвига диапазона нужно вывести на па­нель управления ЭМИ, с тем чтобы иметь возможность оперативно переходить на 1, 2 или 3 октавы вниз по частоте.

Для питания описанного делителя частоты необходи­мо использовать источник с минимальным уровнем пуль­саций, иначе выходные сигналы будут промодулированы частотой 50 или 100 Гц и звучание ЭМИ будет сопро­вождаться фоном низкой частоты.

Безошибочно собранный из исправных деталей де­литель начинает работать сразу. При его монтаже сле­дует предусмотреть установку фильтрующих конденса­торов емкостью 0,047…0,1 мкФ параллельно в цепь питания микросхем, по-одному на каждые две микро–схемы. Без этих конденсаторов не исключено взаимное влияние микросхем через цепи питания, которое может привести к срыву работы ЭМИ.

OCR Pirat

Verilog — Часы делятся на n

Примеры Verilog — Часы делятся на n нечетное

Проблема — Запишите код Verilog, который имеет на входе часы и сброс. У него есть вывод, который можно назвать clk_out.Clk_out — это также часы с частотой Частота входных часов, умноженная на 1 / N, где N — нечетное число. Он имеет синхронный сброс, и если он есть, если сброс равен 1, outclock сбрасывается до 0. Напишите тестовый стенд, чтобы проверить это.

Решение —

Это основной код clock.v

 
 
 
 модуль clk_divn # (
 
 
 
 параметр WIDTH = 3, 
 
 
 
 параметр N = 5) 
 
 
 
 
 
 
 
 (clk, reset, clk_out); 
 
 
 
 
 
 
 
 входной clk; 
 
 
 
 сброс входа; 
 
 
 
 выход clk_out; 
 
 
 
 
 
 
 
 reg [WIDTH-1: 0] pos_count, neg_count; 
 
 
 
 провод [WIDTH-1: 0] r_nxt; 
 
 
 
 
 
 
 
 всегда @ (posedge clk) 
 
 
 
 если (сброс) 
 
 
 
 pos_count <= 0; 
 
 
 
 иначе, если (pos_count == N-1) pos_count <= 0; 
 
 
 
 иначе pos_count <= pos_count +1; 
 
 
 
 
 
 
 
 всегда @ (negedge clk) 
 
 
 
 если (сброс) 
 
 
 
 neg_count <= 0; 
 
 
 
 иначе, если (neg_count == N-1) neg_count <= 0; 
 
 
 
 else neg_count <= neg_count +1; 
 
 
 
 
 
 
 
 присвоить clk_out = ((pos_count> (N >> 1)) | (neg_count> (N >> 1))); 
 
 
 
 endmodule 
 
 
 
 
 
 
 

Вот тестовый стенд clocktb.v

 
 
 
 `шкала времени 1 нс / 100 пс 
 
 
 
 модуль clkdiv3_tb; 
 
 
 
 reg clk, сбросить; 
 
 
 
 провод clk_out; 
 
 
 
 
 
 
 
 clk_divn t1 (clk, reset, clk_out); 
 
 
 
 начальный 
 
 
 
 clk = 1'b0; 
 
 
 
 всегда 
 
 
 
 # 5 clk = ~ clk; 
 
 
 
 начальный 
 
 
 
 начальный 
 
 
 
 # 5 reset = 1'b1; 
 
 
 
 # 10 reset = 1'b0; 
 
 
 
 # 500 $ отделка; 
 
 
 
 конец 
 
 
 
 
 
 
 
 начальный 
 
 
 
 $ monitor ("clk =% b, reset =% b, clk_out =% b", clk, reset, clk_out); 
 
 
 
 
 
 
 
 начальный 
 
 
 
 начальный 
 
 
 
 $ dumpfile ("clkdiv3_tb.vcd "); 
 
 
 
 $ dumpvars (0, clkdiv3_tb); 
 
 
 
 end 
 
 
 
 endmodule 
 
 
 
 
 
 
 

Пояснение

1. Считаем количество положительных и отрицательных граней.

2. Обратите внимание на математику.

 присвоить clk_out = ((pos_count> (N >> 1)) | (neg_count> (N >> 1))); 

N >> 1 требует пояснений.Если бы N было четным числом, N >> 1 — это просто деление на 2.

Но здесь N — нечетное число. Рассмотрим, например, что N равно 11 или 5’b10011. Мы знаем, что когда мы сделать сдвиг вправо, самый правый бит теряется — что эквивалентно преобразованию N в N-1. И затем сдвиг вправо делит число на 2. Итак, N >> 1, когда N выключено, означает, что N становится (N-1) / 2.

Итак, когда N = 11, N >> 1 получается 5. Если = 5 или 3’b101, то N >> 1 составляет 3’b010 (потеряны самые правые цифры) или 2.

3. Чтобы понять, как работают математические вычисления, рассмотрите два счетчика на рисунке ниже, которые сохраняют подсчет количества положительных и отрицательных импульсов. для N = 7.

Теперь посмотрим на периоды времени, когда положительный счет удовлетворяет условию (pos_count> (N >> 1)), в данном случае pos_count> 3.

И смотрит периоды времени и отрицательный счетчик> (N >> 1), выделенный светло-коричневым.

Наконец, мы объединяем два условия, чтобы получить положительный импульс.

4. Уловка состоит в том, чтобы посмотреть на формы сигналов для счетчиков в качестве примера (установить N на любое фиксированное число) и найти правильные математические вычисления, которые подходят для этого. Как только математика заработает, обобщите ее на N.

& nbsp & nbsp & nbsp & nbsp & nbsp & nbsp & nbsp & nbsp

5-битный кольцевой счетчик делителя частоты | Продукты и поставщики

Конструкция программируемого делителя частоты 5 ГГц для синтезатора частоты с дробным коэффициентом деления

[1] Д. Банерджи, PLL Performance, Simulation, and Design, (2006), http: / www. вебенч.национальный. com / appinfo / беспроводной / файлы / deansbook4. pdf.

[2] Пин-Эн Су и Судхакар Памарти, Синтез частот на основе дробного N с фазовой автоподстройкой частоты: Учебное пособие, IEEE T CIRCUITS-II, vol.56 (2009), стр. 881-885.

DOI: 10.1109 / tcsii.2009.2035258

[3] Бехзад Разави, Основы микроэлектроники, John Wiley & Sons Inc., Нью-Йорк (2008).

[4] Цицерон С. Ваучер, Игорь Ференчич, Маттиас Лохер, Себастьян Седваллсон, Урс Фогели и Чжэньхуа Ван, Семейство маломощных модульных программируемых делителей в стандарте 0.Технология CMOS 35 мкм, IEEE J SOLID-ST CIRC, т. 35 (2000).

DOI: 10.1109 / 4.848214

[5] Ю.Акадзава, Х. Кукути, А. Ивата, Т. Мацуура и Т. Такахаши, БИС синтезатора частоты 1 ГГц с низким энергопотреблением, IEEE J. Solid-State Circuits, vol. SC-18 (1983), стр. 115-121.

DOI: 10.1109 / jssc.1983.1051907

[6] W.Ф. Иган, Синтез частот с помощью фазовой синхронизации, John Wiley & Sons Inc., Нью-Йорк, (2000).

[7] Массимо Алиото, Розарио Мита и Гаэтано Палумбо, Разработка высокоскоростных энергоэффективных МОП-логических делителей частоты в токовом режиме, IEEE T CIRCUITS-II, vol.53 (2006), стр.1165-1690.

DOI: 10.1109 / tcsii.2006.882350

[8] Н.Кришнапура и П. Р. Кингет, A 5. Программируемый видеорегистратор с частотой 3 ГГц для iperLAN в КМОП 0,25 мкм, IEEE J. Solid-State Circuits, vol. 35 (2000), с.1019–1024.

DOI: 10.1109 / 4.848211

[9] А.Вафа и А. Ахмед, Архитектура высокоскоростного многомодульного прескалера RF для синтезаторов частоты с ФАПЧ с дробным коэффициентом деления, в Proc. IEEE Int. Symp. on Circuits and Systems, Ванкувер, Канада, май 2004 г., стр. 241-244.

DOI: 10.1109 / iscas.2004.1328985

MC14521B — 24-ступенчатый делитель частоты

% PDF-1.4 % 1 0 объект > эндобдж 5 0 obj / Title (MC14521B — 24-ступенчатый делитель частоты) >> эндобдж 2 0 obj > эндобдж 3 0 obj > транслировать 2014-07-24T09: 55: 46 + 02: 00BroadVision, Inc.2020-10-19T14: 12: 22 + 08: 002020-10-19T14: 12: 22 + 08: 00 Приложение Acrobat Distiller 9.0.0 (Windows) / pdf

Схема деления частоты с минимальным набором оборудования

Ссылка на купоны: Здесь

Большинство плат FPGA в наши дни поставляются с высокочастотными генераторами порядка 50/100 МГц, а схемы, которые мы должны управлять с помощью FPGA, работают на более низких тактовых частотах.Так что деление часов необходимо для таких приложений. Хотя Xilinx предоставляет IP-ядра DCM для разделения тактовой частоты, они зависят от платы и отображаются в виде черного ящика. С помощью счетчиков, описанных ниже, вы можете настроить свой код и синтезировать его в соответствии с вашими требованиями, которые не зависят от используемой вами платы.

Это один из самых простых и часто используемых счетчиков, для которого требуется только один D-триггер. Сначала мы должны спроектировать D-FF и подключить выход Q-линейки к входу D, чтобы получить деление на 2.Моделирование на основе формы волны можно использовать для проверки вашего проекта. Вы можете заметить, что КПД тоже будет 50%.

Ниже приведен код со схемой RTL, созданной с помощью инструмента PlanAhead. Вы можете проверить код и RTL.

RTL / КОД:

Если вы заметили, деление на 4 похоже на деление на 2.Здесь два счетчика делятся на 2 в каскаде. Эта ситуация упрощает наши усилия, поскольку нам не нужно переписывать код для счетчика div4. Все, что нам нужно сделать, это дважды создать экземпляр счетчика div2 и подключить их каскадно, как показано. Здесь нет необходимости в каких-либо других логических элементах, как в случае счетчика Div3. См. Код и RTL для счетчика div3, как показано ниже. Для DFF используется индивидуальный сброс, и они должны устанавливаться по порядку. Сначала необходимо сбросить D-FF X1 (rst1) (высокий), а затем установить низкий уровень.Затем вы должны сбросить D-FF X2 с максимума, а затем с минимума.

RTL / КОД:

результатов моделирования:

RTL / КОД:

делитель частоты