Как работает инвертор на транзисторе. Какая схема подключения инвертора на транзисторе. Каковы преимущества и недостатки инвертора на одном транзисторе. Какие альтернативные схемы инверторов существуют. Где применяются инверторы в электронике.
Принцип работы инвертора на транзисторе
Инвертор — это электронная схема, которая преобразует входной логический сигнал в противоположный выходной сигнал. То есть при подаче на вход логической «1» на выходе формируется логический «0», и наоборот.
Простейший инвертор можно реализовать на одном транзисторе и двух резисторах. Рассмотрим принцип работы такой схемы:
- Когда на вход подается высокий уровень напряжения (логическая «1»), транзистор открывается и соединяет выход с «землей». На выходе формируется низкий уровень (логический «0»).
- При подаче на вход низкого уровня (логический «0») транзистор закрывается. Через резистор на выход поступает высокое напряжение питания (логическая «1»).
Таким образом, входной сигнал инвертируется на выходе схемы. Это и есть базовый принцип работы инвертора на одном транзисторе.
Схема подключения инвертора на транзисторе
Типовая схема простейшего инвертора на биполярном транзисторе включает следующие элементы:
- Транзистор NPN-типа (например, КТ315)
- Резистор в базовой цепи (1-10 кОм)
- Резистор в коллекторной цепи (1-10 кОм)
- Источник питания +5В
Схема подключения выглядит следующим образом:
- Эмиттер транзистора подключается к общему проводу («земле»).
- Коллектор через резистор соединяется с положительным полюсом источника питания.
- База через резистор подключается ко входу схемы.
- Выходной сигнал снимается с коллектора транзистора.
При таком подключении схема будет работать как инвертор — инвертировать входной логический сигнал на выходе.
Преимущества и недостатки инвертора на одном транзисторе
Простейший инвертор на одном транзисторе имеет ряд достоинств и недостатков:
Преимущества:
- Простота схемы
- Низкая стоимость
- Малое количество компонентов
- Небольшие размеры
- Высокое быстродействие
Недостатки:
- Низкая нагрузочная способность
- Зависимость от температуры
- Нестабильность порогов переключения
- Асимметрия фронтов выходного сигнала
- Небольшой коэффициент усиления
Из-за этих недостатков простые инверторы на одном транзисторе редко применяются в современной электронике. Чаще используются более совершенные схемы.
Альтернативные схемы инверторов
Существует множество альтернативных схем инверторов с улучшенными характеристиками:
- Инвертор на полевом транзисторе
- Инвертор на логических элементах (например, ТТЛ)
- Инвертор на операционном усилителе
- Инвертор на микросхеме-компараторе
Эти схемы обеспечивают лучшую нагрузочную способность, стабильность, помехозащищенность и другие параметры по сравнению с простейшим инвертором на одном биполярном транзисторе.
Применение инверторов в электронике
Инверторы широко применяются в различных электронных устройствах и системах:
- В цифровых логических схемах
- В генераторах импульсов
- В схемах задержки сигналов
- В преобразователях уровней сигналов
- В схемах формирования фронтов импульсов
- В схемах защиты от помех
- В системах автоматики и управления
Инверторы являются базовыми элементами цифровой электроники и входят в состав более сложных логических схем и устройств.
Особенности работы инвертора на транзисторе
При проектировании и использовании инвертора на транзисторе следует учитывать некоторые особенности его работы:
- Порог переключения зависит от напряжения питания и параметров транзистора
- Выходной сигнал имеет конечное время нарастания и спада
- При переключении возникают кратковременные выбросы напряжения
- Схема чувствительна к помехам во входном сигнале
- Возможен нагрев транзистора при длительной работе
Эти факторы необходимо учитывать при разработке устройств с применением транзисторных инверторов. Для улучшения характеристик часто используют дополнительные элементы в схеме.
Расчет элементов схемы инвертора
При проектировании инвертора на транзисторе важно правильно рассчитать номиналы резисторов. От этого зависят основные параметры схемы:
- Резистор в базовой цепи определяет входной ток и чувствительность схемы
- Резистор в коллекторной цепи влияет на выходное напряжение и быстродействие
Для расчета можно использовать следующие формулы:
- Резистор базы: Rб = (Uвх — Uбэ) / Iб
- Резистор коллектора: Rк = (Uпит — Uкэ нас) / Iк
где Uвх — входное напряжение, Uбэ — падение на переходе база-эмиттер, Iб — ток базы, Uпит — напряжение питания, Uкэ нас — напряжение насыщения коллектор-эмиттер, Iк — ток коллектора.
Правильный расчет элементов позволит оптимизировать работу схемы для конкретного применения.
Как инвертировать цифровой сигнал
Да, это можно сделать с помощью одного транзистора и резистора, но существуют микросхемы, специально предназначенные для инвертирования цифровых сигналов. Как ни странно, их называют инверторами . Проверьте 74HC04, например. Это дает вам шесть отдельных инверторов в одном 14-контактном корпусе. Есть также одиночные инверторы (и другие маленькие логические вентили), доступные в небольших пакетах SOT-23, то есть в том же пакете, в который входят отдельные транзисторы.
Существует мало причин, чтобы попытаться сделать свой собственный инвертор, но да, это возможно.
Добавлено в ответ на комментарий:
Как я уже сказал, один биполярный транзистор может быть использован в качестве основы для простого инвертора. Как минимум, вам нужен транзистор и базовый резистор. Для полноты картины я также добавлю выходной нагрузочный резистор, который, как вы должны полагать, необходим, если только вы не знаете, что то, что будет подключено к выходу, обеспечит необходимую нагрузку. В частности, в PNP-транзисторе нет ничего волшебного. NPN также может быть использован. Вот как каждый из них будет использоваться:
Обратите внимание, что у каждого есть 4 соединения: питание, земля, вход и выход. Разница между ними заключается в том, в каком направлении он загружает вход, и в каком направлении выход активно приводится в движение, а не пассивно притягивается нагрузкой. Если вас не волнуют эти проблемы, то эти две схемы функционально эквивалентны.
Однако это проще:
Он также быстрее, потребляет меньше энергии в устойчивом состоянии, имеет более высокое импедансное сопротивление и меньше. Он имеет те же четыре соединения, что и вышеупомянутые инверторы. Одиночные вентили, подобные этому, доступны в корпусах SOT-23, то есть в том же пакете, в который входят одиночные транзисторы. Для этого требуется только одна внешняя часть, крышка байпаса. Он не нуждается в нагрузочном резисторе, так как его выход активно работает в обоих направлениях.
Действительно, для общего инвертирования цифровых сигналов создание собственного инвертора глупо для обычных применений.
Не по теме в сторону схематического рисунка:
Сценарий на самом деле всего три строчки. Вот весь файл:
@ эхо выключено рем rem MAKE_SCHEM_GIF рем rem Создает хорошо отфильтрованный GIF-файл схемы из необработанного вывода Eagle rem /temp/a.tif. Полученный файл GIF будет /temp/b.gif и будет Рем серая шкала. рем image_filter /temp/a.tif /temp/b.img -shrink 5 image_copy /temp/b.img /temp/b.gif -form -gray image_disp /temp/b.gif -zoom 1 -dev medium
Это очень специфический одноразовый скрипт, но он достаточно хорош для этой цели. В Eagle я экспортирую схему в файл изображения \ temp \ a.tif, запускаю скрипт, который делает \ temp \ b.gif. Параметр Eagle для экспорта изображений: 600 DPI и монохромный. На самом деле, это все, что нужно сделать. Наверное, звучит сложнее, чем есть.
Сложный инвертор — Большая Энциклопедия Нефти и Газа, статья, страница 3
Сложный инвертор
Cтраница 3
Отсутствие собственного потребления тока в выходной цепи сложного инвертора делает его весьма экономичным. [31]
Схемы усилителей построены по аналогии со схемами сложных инверторов, которые рассматривались в предыдущем параграфе. Схема на рис. 8 — 29, а выполняет функцию инвертора. При низком уровне входного сигнала ( х 0) транзисторы 77 и Т4 закрыты, а ТЗ открыт. [33]
Выходное сопротивление элемента 2И — НЕ со сложным инвертором ( рис. 5.2) зависит от того, какие напряжения поданы на входы. [34]
На рис. 1.31 приведена модификация элемента ТТЛ со сложным инвертором. Данная схема предназначена для увеличения помехоустойчивости, коэффициента разветвле-ления и быстродействия при работе на большую емкостную нагрузку. Инвертор состоит из фа-зорасщепляющего каскада на транзисторе 7 и резисторах Я2, Кз и выходного каскада на транзисторах Г Т3, резисторе Ra и диоде Дг. Особенность работы схемы заключается в следующем. Если транзистор 7 закрыт, то на его эмиттере потенциал равен нулю и транзистор Т2 закрыт. Через Т3 на выход схемы подается высокий уровень напряжения l / v Выход схемы в этом ( единичном) состоянии является низкоомным и обладает высокой нагрузочной способностью. Если транзистор 7 открыт, то транзистор Тг открывается и начинает работать в режиме насыщения. Чтобы предотвратить открытие транзистора Т3 при напряжении на выходе, равном U0, в схему вводят диод Дг. Для ограничения насыщения выходного транзистора шунтируют его коллекторный переход диодом Шотки. Этот схемотехнический прием был впервые использован в ТТЛ. [36]
С целью увеличения коэффициента разветвления т применяют схемы со сложным инвертором. [38]
На рис. 7.25 показана переключательная характеристика микросхемы ТТЛ со сложным инвертором. [39]
Фазоразделительный каскад служит для разделения сигнала и управления выходным каскадом сложного инвертора. Сигнал в точке К противоположен по фазе сигналу, поступающему со входного каскада, а сигнал в точке Э совпадает по фазе с сигналом на входе. [41]
На рис. 8.22 представлена схема логического элемента транзисторно-транзисторной логики со сложным инвертором. Все элементы имеют графические буквенно-цифровые обозначения в соответствии с ГОСТами ЕСКД — Транзисторы изображены без корпуса. Выходы, входы и контакты питания в схеме располагают в ряд, в данном случае — вертикально. [43]
На рис. 8.22 представлена схема логического элемента транзисторно-транзисторной логики со сложным инвертором. Все элементы имеют графические буквенно-цифровые обозначения в соответствии с ГОСТами ЕСКД. Транзисторы изображены без корпуса. Выходы, входы и контакты питания в схеме располагают в ряд, в данном случае — вертикально. [45]
Страницы: 1 2 3 4 5
Логическая схема НЕ
В реальных инверторах присутствует несколько транзисторов, благодаря которым коэффициент усиления по напряжению может быть увеличен в максимальной степени. Это необходимо для обеспечения достаточного напряжения на выходном транзисторе, чтобы он гарантированно находится либо в режиме отсечки, либо в режиме насыщения.
Кроме того в реальных инверторах присутствуют дополнительные элементы, предотвращающие возможный выход схемы из строя. Показанный в этой статье инвертор на одном транзисторе слишком примитивен, чтобы его можно было использовать в практических целях. Ниже показана принципиальная схема инвертора со всеми компонентами, необходимыми для обеспечения его стабильной и надёжной работы:
Схема состоит из резисторов и биполярных транзисторов. Следует отметить, что выполнять функцию логической схемы НЕ могут и другие схемы, включая и такие, в которых вместо биполярных транзисторов используются полевые транзисторы.
Давайте проанализируем работу этой схемы при сигнале высокого логического уровня на её входе. Мы можем смоделировать эту ситуацию, если изобразим на входе схемы переключатель, через который схема соединена с линией питания Vcc:
В этом случае диод D1 будет прямосмещён, а следовательно не будет проводить ток. В действительности, единственная причина, по которой в схеме используется D1 — это необходимость защиты транзистора в том случае, если на вход будет подано отрицательное напряжение (по отношению к земле). При отсутствии напряжения между базой и эмиттером транзистора Q1, ток на нём будет также отсутствовать. Однако в приведённой схеме транзистор Q1 используется в необычной функции. В действительности, транзистор Q1 используется в качестве пары встречно-включённых диодов. На следующей схеме показана реальная функция транзистора Q1:
Назначение этих диодов заключается в том, чтобы подавать ток на базу транзистора Q2 или же отводить его от базы этого транзистора в зависимости от логического уровня на входе. На первый взгляд совершенно непонятно, каким образом эти диоды могут направлять ток в ту или сторону, поэтому необходимо привести дополнительный пример.
Допустим, что у нас имеется следующая диодно-резисторная схема, представляющая переходы база-эмиттер транзисторов Q2 и Q4 в виде отдельных диодов (все остальные элементы схемы можно опустить и сконцентрировать внимание на способе «направления» тока двумя встречно-включёнными диодами):
Когда переключатель переведён в «верхнее» положение (соединён с линией Vcc), должно быть очевидно, что на левом диоде транзистора Q1 ток будет отсутствовать, поскольку отсутствует напряжение в цепи переключатель-диод-R1-переключатель. Однако, ток будет на правом диоде транзистора Q1, а также на переходе база-эмиттер Q2 и переходе база-эмиттер Q4:
Таким образом, мы можем сделать вывод, что в реальной логической схеме, на транзисторах Q2 и Q4будет ток базы, в связи с чем на них будет также присутствовать ток коллектора. Общее падение напряжения между базой Q1 (узлом, соединяющим два встречно-включённых диода) и землёй будет примерно равно 2,1 В, что соответствует падению напряжения трёх pn-переходов: правый диод, диод база-эмиттер Q2 и диод база-эмиттер Q4.
Теперь давайте посмотрим, что произойдёт, если перевести переключатель в «нижнее» положение:
Если бы мы измерили ток этой схемы, то мы бы обнаружили, что весь ток проходит через левый диод Q1, а на правом диоде ток отсутствует. Почему же в этой цепи будет отсутствовать ток, несмотря на то, что все ещё существует полный путь для тока через диод Q4, диод Q2, правый диод пары и R1?
Вы конечно помните, что pn-переходы плоскостных диодов не проявляют линейных характеристик: они не проводят до тех пор, пока приложенное прямое напряжение не достигнет определённого минимального уровня, примерно 0,7 В для кремниевых и 0,3 В для германиевых диодов. А затем, когда они начинают проводить, падение напряжения на них не превышает 0,7 В. Когда переключатель нашей схемы переведён в «нижнее» положение, левый диод проводит и падение напряжения на нём составляет 0,7 В.
Вспомним, что при переключателе в «верхнем» положении (транзисторы Q2 и Q4 проводят), падение напряжения между двумя этими точками (база Q1 и земля) составляет 2,1 В, что является минимальным напряжением, необходимым для прямого смещения трёх последовательно включённых кремниевых pn-переходов. Напряжение 0,7 В, обеспечиваемое прямым падением напряжения на левом диоде, просто недостаточно для того, чтобы ток протекал по последовательной цепи правого диода, диода Q2, и параллельной части схемы R3//Q4, поэтому в этой части схемы ток будет отсутствовать. При отсутствии тока на базах транзисторов Q2 или Q4, на них также будет отсутствовать ток коллектора: транзисторы Q2 и Q4 будут находиться в состоянии отсечки.
Таким образом, приведённая конфигурация позволяет на 100 процентов переключать ток базы транзистора Q2 (а следовательно и управлять всей схемой, включая напряжение на выходе) посредством управления направлением движения тока на левом диоде.
Если вернуться к нашей изначальной схеме, то мы увидим, что высокий логический уровень на входе поддерживается переключателем (соединённым с линией Vcc), при этом левый диод не проводит (падение напряжения 0 В.) Тем не менее, правый диод проводит ток на базу Q2 через резистор R1:
При наличии тока базы, транзистор Q2 будет включён. Более того, он будет находиться в режиме насыщения, поскольку резистор R1 будет обеспечивать более чем достаточный ток на его базе. Если транзистор Q2 находится в режиме насыщения, падение напряжения на резисторе R3 будет достаточным, чтобы обеспечить прямое смещение перехода база-эмиттер транзистора Q4, что также приведёт к его насыщению:
Если транзистор Q4 находится в состоянии насыщения, то его выход будет практически напрямую соединён с землёй, то есть напряжение на его выходе будет (по отношению к земле) равно почти 0 вольт, что соответствует уровню логического нуля. Благодаря диоду D2, между базой и эмиттером Q3 будет недостаточное напряжение для того, чтобы он был открыт, а следовательно он будет находиться в режиме отсечки.
Давайте теперь посмотрим, что произойдёт, если мы поменяем логический уровень на ноль, путём перевода переключателя в другое положение:
Теперь будет ток на левом диоде транзистора Q1 и отсутствовать ток на правом диоде: Это устраняет ток базы Q2, вследствие чего этот транзистор будет отключён. Когда отключён транзистор Q2, отсутствует путь для тока базы транзистора Q4, и следовательно транзистор Q4 также перейдёт в состояние отсечки. Транзистор Q3, с другой стороны, будет иметь достаточное напряжение между базой и землёй для прямого смещения перехода база-эмиттер и перехода в состояние насыщения, следовательно на его выходе будет напряжение, соответствующее высокому логическому уровню. В действительности, выходное напряжение будет лежать приблизительно на уровне 4 В в зависимости от степени насыщения и тока нагрузки, однако этого достаточно для обеспечения высокого логического уровня.
Теперь работа схемы рассмотрена полностью: логическая единица даёт на выходе ноль и наоборот.
Проницательный наблюдатель обратит внимание на то, что состояние с плавающим входом (когда он не соединён ни с Vcc, ни с землёй), будет восприниматься схемой как высокий логический уровень на входе. Когда вход не соединён ни с линией питания, ни с общей линией, на левом диоде Q1 ток будет отсутствовать, при этом весь ток R1 будет поступать на базу Q2, что приведёт к насыщению транзистора Q2, а следовательно на выходе будет напряжение низкого логического уровня:
Такая ситуация свойственна для всех логических схем подобного типа, называемых Транзисторно Транзисторными Логическими, схемами или ТТЛ-схемами. Вместе с тем, из этой ситуации можно извлечь выгоду и упростить выход схемы, поскольку очень часто сигналы с выходов логических схем обычно подаются на другие схемы. Если плавающий вход воспринимается ТТЛ-схемой как состояние высокого логического уровень, то выход любой логической схемы, сигнал с которого поступает на вход ТТЛ-схемы, должен лишь обеспечивать путь к земле для низкого логического уровня и быть плавающим для получения высокого логического уровня. Эту концепцию стоит объяснить подробнее.
Логическая схема, как мы уже проанализировали, может пропускать ток в двух направлениях. Технически, это называется вытекающим и втекающим током. Когда на выходе схемы высокий логический уровень, ток протекает с выхода на Vcc через верхний выходной транзистор (Q3), что позволяет току протекать от земли через нагрузку к выходу схемы, через эмиттер Q3, и наконец, наверх к Vcc (плюс источника питания):
Чтобы упростить эту концепцию, мы можем изобразить выход схемы в виде переключателя на два направления, который может соединять выход либо с линией Vcc, либо с землёй, в зависимости от своего состояния. Если на выходе схемы высокий логический уровень, то комбинация транзисторов Q3 в насыщении и Q4 в режиме отсечки аналогична переключателю на два направления в положении «Vcc», что открывает току путь через заземлённую нагрузку:
Имейте ввиду, что переключатель на два направления, показанный внутри условного обозначения схемы представлен транзисторами Q3 и Q4, попеременно соединяющими выход схемы с линией Vcc или землёй, а не показанным ранее переключателем, подающим входной сигнал.
И наоборот, когда на выходе схемы низкий логический уровень, подаваемый на нагрузку, схема подобна переключателю на два направления установленному в положение «земля». Когда нагрузка соединена с Vcc , ток будет течь в другом направлении: с земли, через эмиттер транзистора Q4, через выход схемы, нагрузку и обратно на линию Vcc. В этом состоянии ток будет втекающим:
Комбинация из транзисторов Q3 и Q4, работающих по двутактной схеме (так называемый выходной двухтранзисторный каскад) может либо проводить ток к линии Vcc, либо проводить его с общей линии к нагрузке. Тем не менее, на вход стандартной ТТЛ-схемы поступает только втекающий ток. То есть, мы знаем, что при плавающем входе, ТТЛ-схема воспринимает это состояние как высокий логический уровень, а следовательно любой сигнал должен лишь обеспечивать логический ноль (втекающий ток):
Следовательно мы можем упростить выходной каскад логической схемы и полностью устранить транзистор Q3. В результате мы получим выход с открытым коллектором:
Для обозначения выхода с открытым коллектором используется оособый знак внутри стандартного условного обозначения. Здесь показано условное обозначение инвертора с выходом с открытым коллектором:
Следует помнить, что высокий логический уровень по умолчанию при плавающем входе верен только в случае ТТЛ-схем, и не обязателен для схем других типов, особенно для логических схем на полевых транзисторах.
· РЕЗЮМЕ:
· Инвертор, или логическая схема НЕ инвертирует логический уровень входного сигнала. То есть, сигнал логического нуля на входе инвертируется в сигнал логической единицы на выходе, и наоборот.
· Схемы, подобные приведённой в этой статье, и состоящие из резисторов и биполярных транзисторов называются ТТЛ-схемами. ТТЛ — сокращение от транзисторно-транзисторная логика. Существуют также логические схемы на полевых транзисторах.
· Ток логической схемы называется вытекающим, когда он течёт между выходом схемы и положительной линией питания (Vcc). Другими словами, в таком варианте выход схемы соединён с источником питания (+V).
· Ток логической схемы называется втекающим, когда он течёт между выходом схемы и общей линией питания. Другими словами, выход схемы соединён с землёй.
· Если в логической схеме используется каскадный выход, то она может включаться как в разрыв положительной, так и общей линии питания. Логические схемы с выходом с открытым коллектором могут быть включены только в разрыв общей линии питания. Схемы с открытым коллектором применяются в тех случаях, когда выходной сигнал подаётся на вход другой ТТЛ-схемы, поскольку ТТЛ-схемам не требуется вытекающий ток.
реверс-инжиниринг регистра команд в Intel 8086 / Хабр
Микропроцессор Intel 8086 – один из самых влиятельных чипов. Порождённая им архитектура х86 и по сей день доминирует среди настольных и серверных компьютеров. И всё же этот чип ещё достаточно прост для того, чтобы его цепи можно было изучать под микроскопом и разбираться в них. В этой статье я объясню реализацию динамической защёлки [
одноступенчатый триггер] – схемы, удерживающей один бит. В 8086 есть более 80 защёлок, разбросанных по всему чипу, и удерживающих различные важные биты статуса процессора, но я сконцентрируюсь на восьми из них, реализующих регистр команд и хранящих выполняющуюся команду.
У 8086-го есть более 80 защёлок. Некоторые из них хранят значения контактов AD (address/data) или управляющих контактов. Другие хранят текущий адрес микрокода и микрокоманды, а также адрес возврата из подпрограммы микрокода. В третьих хранятся биты исходного и выходного регистра команд, и АЛУ-операция команды. Во многих хранятся статусы внутреннего состояния, в которых я пока ещё разбираюсь.
Кристалл 86, где показан 8-битный регистр команд
На фото выше показан кремниевый кристалл процессора 8086 под микроскопом. Я удалил металлический и поликремниевый слои, чтобы было видно транзисторы – всего их порядка 29 000 штук. На выделенном участке располагается 8-битный буфер команд, состоящий из восьми защёлок. Этот процессор 1978 года был ещё достаточно простым для того, чтобы единственный 8-битный регистр занимал на нём относительно большую площадь. На увеличении показаны кремний и транзисторы, из которых состоит единственная защёлка.
Как работает динамическая защёлка
Защёлка – один их важнейших элементов 8086, поскольку защёлки отслеживают то, чем занят процессор. Защёлки можно делать разными способами; в 8086 используется компактная цепь, известная, как динамическая защёлка. Динамическая защёлка зависит от работы двухфазного генератора тактовых импульсов, который часто использовался для управления микропроцессорами той эпохи. Двухфазный генератор тактовых импульсов выдаёт два тактовых сигнала, активных по очереди. В первой фазе основной тактовый сигнал высокий, а сопутствующий
тактовый сигнал– низкий. Потом они меняются местами. Цикл повторяется на тактовой частоте, к примеру, 5 МГц.
Многие микропроцессоры используют логические элементы И-НЕ (NAND gates) для формирования RS-триггеров. RS-триггер обычно занимает больше места, чем динамическая защёлка, особенно если к нему добавляются дополнительные цепи для поддержки тактовой частоты. Также популярны D-триггеры (триггеры задержки), однако они получаются ещё более сложными и используют шесть затворов. Во многих случаях достаточно проходного транзистора; он может хранить значение в течение одного такта, но длительного хранения не обеспечивает.
Для процессоров всегда выбирают максимально возможную тактовую частоту. Первый 8086 работал на частоте до 5 МГц, а позже 8086-1 поддерживал уже до 10 МГц. Однако из-за использования динамической логики у 8086 есть ещё и минимальная тактовая частота: 2 МГц. Если генератор тактовых импульсов будет работать медленнее, появится риск утечки заряда с проводников до того, как схемы обратятся к нему, что приведёт к ошибкам.
Защёлка в процессоре 8086 состоит из четырёх проходных транзисторов и двух инверторов. Защёлка работает на перемежающихся тактовых сигналах.
На схеме выше показана типичная защёлка в 8086. Она состоит из двух инверторов и несколько проходных транзисторов. Для наших целей проходной транзистор можно считать выключателем: если на затвор приходит 1, транзистор передаёт сигнал далее. Если приходит 0, транзистор блокирует сигнал. Проходной транзистор управляются несколькими сигналами: загрузка (load), загружающий бит в защёлку; удержание (hold), удерживающий имеющееся значение бита; тактовый сигнал (clock) первой фазы и тактовый сигнал второй, инвертированной.
На диаграмме ниже показано, как в защёлку загружается значение (в данном случае, это 1). Для сигнала загрузки повышается напряжение, что позволяет входному сигналу (1) пройти через транзистор. Поскольку тактовый сигнал высокий, сигнал проходит через второй транзистор к инвертору, который выдаёт 0. В этот момент третий (тактовый) транзистор блокирует сигнал.
Входной сигнал загружается в защёлку при высоком уровне сигнала загрузки
В следующей тактовой фазе сигнал генератора тактовых импульсов становится высоким, благодаря чему сигнал 0 достигает второго инвертора, который выдаёт 1. Поскольку сигнал «удержание» высокий, сигнал возвращается назад, но блокируется транзистором генератора тактовых импульсов. Динамическим эту цепь делает то, что в данный момент на первый инвертор не поступает входящих сигналов. Его вход остаётся 1 (показано серым) из-за имеющейся у цепи ёмкости. Когда-нибудь этот заряд утечёт, значение потеряется, но до этого момента произойдёт новое переключение генератора тактовых импульсов.
Когда сигнал генератора тактовых импульсов становится высоким, значение проходит через второй инвертор. Вход на первый инвертор (серый) поддерживается благодаря ёмкости цепи.
После переключения состояния генератора тактовых импульсов вход на второй инвертор обеспечит ёмкость цепи (см. ниже). Сигнал возвращается назад, перезаряжая и обновляя вход на первый инвертор. При последующих переключениях тактовой частоты защёлка будет переключаться между этой и предыдущей диаграммой, сохраняя хранящееся в ней значение и поддерживая выходной сигнал в стабильном состоянии.
Ключом к работе защёлки служит наличие двух инверторов, поддерживающих выходной сигнал в стабильном состоянии. Нечётное количество инверторов вызвало бы осцилляции – эта особенность используется генератором подкачки заряда 8086. Также пары инверторов использует набор регистров 8086 для хранения битов. Однако в наборе регистров два инвертора соединены напрямую, без проходных транзисторов, управляемых генератором тактовых импульсов, что даёт более компактную, но трудную в управлении систему хранения.
Когда сигнал тактовой частоты высокий, значение проходит через первый инвертор.
Реализация в кремнии
8086 и другие процессоры той эры создавались на основе транзисторов типа
N-МОП. Они изготавливались из кремниевой подложки, к которой в процессе
легированиядобавлялись примеси мышьяка или бора, формировавшие транзисторы. Сверху кремния находился поликремний, создававший затворы транзисторов и проводники, связывавшие все компоненты между собой. Ещё один слой, металлический, обеспечивал дополнительные токопроводящие связи. Современные процессоры, для сравнения, используют технологию
КМОП, комбинирующую технологии N-МОП и P-МОП, а металлических проводящих слоёв у них больше одного.
Как в ИС реализуется N-МОП транзистор (МОП-структура)
На диаграмме выше показана структура транзистора. Транзистор можно считать выключателем, позволяющим току протекать от одного участка (исток) к другому (сток). Транзистор управляется затвором, сделанным из кремния особого типа – поликремния. Подача напряжения на затвор позволяет току течь между истоком и стоком, а подтягивание затвора к 0 В блокирует ток. От кремния затвор отделён изолирующим слоем оксида – из-за этого затвор работает как конденсатор, что видно на примере динамической защёлки.
Инвертор (ниже) сделан из N-МОП транзистора и резистора. При низком сигнале транзистор отключён, поэтому подтягивающий резистор подтягивает выходной сигнал наверх. При высоком сигнале транзистор включается, соединяя выход с землёй и подтягивая выход вниз. Таким образом цепь инвертирует входящий сигнал.
Подтягивающий резистор в N-МОП затворе реализуется при помощи транзистора особого типа. Транзистор с собственным каналом [depletion-mode transistor] работает как резистор, но занимает меньше места и имеет большую эффективность.
На схеме показано, как из транзистора и резистора получается инвертор. На фото видно, как схема реализована на чипе. Металлический слой удалён, чтобы было видно поликремний и кремний.
На фото справа показано, как в 8086 физически реализован инвертор. Желтоватые участки – это токопроводящий кремний с примесями, а пятнистые – это поликремний сверху. Транзистор получается там, где поликремний пересекает кремний с примесью. Поликремний формирует затвор транзистора, а участки кремния с обеих сторон дают исток и сток транзистора. Большой поликремниевый прямоугольник формирует подтягивающий вверх резистор между +5 В и выходом. Можно сопоставить строение этих физических структур со схемой.
На диаграмме ниже показана реализация защёлки на чипе. Отмечены проходной транзистор и два инвертора; первый инвертор описан выше. Поликремниевые проводники соединяют компоненты друг с другом. Дополнительные соединения обеспечивал металлический слой (удалён для фото). Сложная форма транзисторов позволяет наиболее эффективно использовать пространство.
Микроскопическое фото защёлки в процессоре 8086. Металлический слой с проводниками удалён, однако видны его следы в виде красноватых вертикальных линий. Фото повёрнуто на 180°, чтобы соответствовать схеме.
В защёлке используются выходные буферы, не отмеченные на схеме, дающие высокотоковые сигналы для выхода и инвертированного выхода. У этих буферов смешное название, «супербуферы» – потому что они выдают ток гораздо выше, чем у типичного N-МОП инвертора. Проблема N-МОП инвертора в том, что он работает медленно при управлении какой-либо цепью с высокой ёмкостью. Поскольку супербуфер даёт больший ток, он переключает сигнал гораздо быстрее. Достигает он этого, заменяя подтягивающий резистор транзистором, дающим больший ток. Минус в том, что подтягивающий транзистор требует инвертор для работы, поэтому схема супербуфера получается сложнее. Поэтому супербуфер используются только по необходимости – обычно при отправке сигнала на много затворов или при управлении длинной шиной.
Реализация супербуфера в защёлке 8086. Отметьте, что соединение с +5 В и землёй перенесены на самые правые транзисторы.
На диаграмме выше приведена схема супербуфера в защёлке 8086. В отличие от обычного супербуфера, в этом есть и инвертирующий, и не инвертирующий супербуфер. Чтобы разобраться в схеме, отметьте, что центральный резистор и транзистор формируют инвертор. Выход инвертора соединяется с верхними транзисторами, а не инвертированный вход соединяется с нижними транзисторами. Тогда, если вход 1, включаются нижние транзисторы, а если вход 0, то благодаря инвертору включаются верхние транзисторы. Тогда, если вход 1, нижние транзисторы притянут выход вверх, а соответствующий ему выход – вниз. Если вход 0, тогда верхние транзисторы притянут выход вниз, а соответствующий ему выход – вверх.
Проблема N-МОП инвертора в том, что у подтягивающего вверх резистора ток ограничен. Когда на выходе 0, транзистор в инверторе быстро и с относительно большим током подтягивает выход вниз. Однако если на выходе 1, выход подтягивается наверх гораздо более слабым подтягивающим резистором.
Супербуфер похож на КМОП-инвертор, поскольку у него есть подтягивающий вверх транзистор и подтягивающий вниз транзистор. Разница в том, что КМОП использует транзисторы типов P-МОП и N-МОП, а у P-МОП транзистора инвертированный вход затвора. И наоборот, для супербуфера N-МОП требуется отдельный инвертор. Иначе говоря, КМОП инвертор использует два транзистора, а эффективность у супербуфера гораздо меньше, поскольку ему требуется четыре транзистора.
Супербуфер использует транзистор с собственным каналом для подтягивания вверх и транзистор с индуцированным каналом [enhancement mode transistor] для подтягивания вниз. Пороговое напряжение транзистора с собственным каналом ниже нуля, что позволяет подтягивать его выход до 5 В, и не отключаться при менее высоком напряжении. Когда выход низкий, транзистор с собственным каналом всё ещё будет включён, и будет работать как обычный подтягивающий вверх в обычном инверторе, поэтому через него будет течь определённый ток. Подробнее о супербуфере можно почитать по ссылке.
Регистр команд
Как и большинства процессоров, у 8086 есть регистр команд, где хранится текущая выполняемая команда. В 8086 регистр команд хранит первый байт команды (которая может состоять из нескольких байт), поэтому он сделан из восьми защёлок. Можно было бы подумать, что они будут идентичными, однако каждая из них имеет свою форму. Схема расположения элементов процессора 8086 высоко оптимизирована, поэтому форма каждой защёлки сделана такой, чтобы наилучшим образом использовать доступное пространство из-за ограничений окружающих её проводников. В частности отметьте, что некоторые защёлки соединяются вместе, и имеют общее питание и землю. Видимо, по той же причине защёлки идут не подряд.
Все 8 защёлок несколько разной формы, оптимизированной с учётом окружающих проводников. Ранее в статье описывалась защёлка №1, повёрнутая на 180°. Красные вертикальные линии – следы удалённого слоя металла.
Команда путешествует по 8086 извилистым путём. Процессор использует увеличивающую быстродействие предварительную выборку, загружая команды из памяти перед тем, как они потребуются. Они хранятся в очереди команд, 6-байтной очереди, расположенной в середине набора регистров. У современных процессоров, для сравнения, командный кэш может достигать размера нескольких мегабайт.
При выполнении команды она сохраняется в регистре команд, примерно в центре чипа. Относительно большие расстояния и объясняют необходимость использования супербуфера. Регистр команд скармливает команду в «ПЗУ групповой расшифровки». Это ПЗУ определяет высокоуровневые характеристики команды – однобайтовая она, или многобайтовая, или это префикс команды. И это лишь небольшая часть сложной системы обработки команд 8086. Другие защёлки хранят части команд, отмечая использования регистра и операции АЛУ, а отдельная цепь управляет движком микрокода – но это я буду описывать отдельно.
Кристалл 8086, отмечены ключевые компоненты для обработки команд. По периметру распаечные провода соединяют кристалл с внешними контактами.
Заключение
8086 активно использует динамические защёлки для хранения внутренних состояний. Их видно под микроскопом, и их цепи можно отследить и понять. Кристалл 8086 интересно анализировать, поскольку, в отличие от современных процессоров, его транзисторы достаточно крупные, чтобы их было видно под микроскопом. Для своего времени это был сложный процессор с 29 000 транзисторами, однако всё же достаточно простой для того, чтобы его цепи можно было отследить и понять.
855904 — Мостовой инвертор — PatentDB.ru
Мостовой инвертор
Иллюстрации
Показать всеРеферат
Оп ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Соцналисткческкх
Ресттублттк (п>855904 (61) Дополнительное к авт. свнд-ву (22) Заявлено 04.06.79 (21) 2774595/24-07 (51) М. Кл. с присоединением заявки М—
Н 02 М 7/537
Йаударетвеввй каатнтет
СССР вв двяам «эавйатеаяа в атхрнтвй (23) Приоритет—
Опубликовано 15.08.81. Бюллетень,аь 30
Дата онубликовання описания 15.08.81 (53) УДК 621.3!4. .58 (088.8) Ю. А. Руденко, Б. Н. Куликов, Д. Н. Давиденко и С. В. Солецкий (72) Авторы изобретения (71) Заявитель (54) МОСТОВОЙ ИНВЕРТОР
Изобретение относится к электротехнике и может быть использовано в системах вторичного электропитания для преобразования постоянного напряжения в переменное посредством инверторов со ступенчатым регулированием выходного напряжения.
Известны мостовые инверторы со ступенчатым регулированием выходного напряжения, содержащие выходной трансформатор с первичной обмоткой, концы которой и отвод от промежуточной точки соединены с входными выводаьпт инвертора через управляемые ключи (1j
Однако в данном инверторе в процессе переключения. смежных ключей (транзисторов) возникает сквозной ток, приводящий к перегрузке транзисторов и снижению КПД.
Наиболее близким к изобретению является транзисторный инвертор с выходным траисфорМ матором, именнцим две первичные обмотки, в котором «сквозные» токи практически отсутствуют, за счет действия индуктивности рассеяния обмоток (2! .
Однако в таком инверторе к транзисторам приложено напряжение более, чем вдвое превышающее напряжение питания инвертора.
11ель изобретения — снижение напряжения на транзисторах н тем самым повышение надежности.
Цель достигается тем, что в мостовом инверторе, содержащем выходной трансформатор с двумя первичными обмотками, каждая иэ которых первым концом соединена через первый транзистор и диод с одним входным выводом инвертора и отводом через второй транзистор с тем же входным выводом инвертора, введены два дополнительных транзистора, соединяющих вторые концы обмоток с другим входным выводом иивертора и два диода, соеднняницие первые концы обмоток с другим входным выводом иивертора.
На чертеже схематически изображено устройство.
Инвертор содержит задающий генератор 1 с парафазным выходом, соединенный через блок 2 управления, подключенный к источнику управляющего напряжения U „, и преобразо3 85 ватели 3 и 4 уровня с шестью входами двухтактного усилителя 5 мощности на шести транзисторах с выходным трансформатором 6, имеющим две первичные обмотки. Начало первой обмотки 7 подключено через диод 8 к коллектору транзистора 9, через диод 10 к плюсовому входному выводу инвертора, ее отвод — к коллектору транзистора 11, а конец — к коллекЬ тору транзистора 12, который эмиттером подключен к тому же входному выводу, а базойк выходу преобразователя 3 уровня. Начало второй обмотки 13 подключено к коллектору транзистора 14, эмиттер которого соединен с плюсовым входным выводом, а база — с выхо дом преобразователя 4 уровня, отвод второй обмотки — к коллектору транзистора 15, а ее конец через диод 16 — к коллектору транзистора 17 и через диод 18 к плюсовому входному выводу. Эмиттеры транзисторов 9, I I, 15 и 17 подключены к минусовому входному выводу.
Инвертор работает следующим образом.
Сигнал с одного иэ парафаэных выходов задающего генератора 1 подключен к одному из входов блока 2 управления и ко входу преобразователя 3 уровня, а с друтого выхода генератора 1 — ко второму входу блока 2 управления и ко входу преобразователя 4 уровня. На третий вход схемы 2 управления поступает управляющее напряжение U „, величина которого изменяется, например, пропорционально изменению напряжения первичного источника питания О„или выходного напряжения инвертора. Сигналы с выходов схемы 2 управления и преобразователей 3 и 4 уровня лоступают на шесть входов усилителя 5 мощностн, выходной трансформатор 6 которого имеет две одинаковые первичные обмотки. Начало первой обмотки 7 может коммутироваться через диод 8 н открытый транзистор 9 на минусовой входной вывод, а с плюсовым входным выводом соединено через диод 10. Отвод данной обмотки через открытый транзистор 11 может соединяться с минусовым входным выводом, а конец ее через транзистор 12 — с плюсовым входным выводом, Первичная обмотка
13 может коммутироваться началом через транзистор 14 к плюсовому входному выводу, а к минусовому выводу — отводом через транзистор 15 и концом через диод 16 и транзистор 17. Диоды 18 и 10 служат для ограничения величины напряжения соответственно конца обмотки 13 и начала обмотки 7, за счет чего напряжение указанных точек относительно минусовой шины источника питания не может превышать величину питающего напряжения О„.
Блок 2 управления в зависимости от величины управляющего напряжения О может нахо5904
Зо
55 диться в одном из двух состояний: если величина напряжения О больше порога срабатывания блока 2 уйравлеиия, то данный блок закрывает транзисторы 11 í 15 и поочередно открывает транзисторы 9 и 17, коммутируя на их базы парафаэные сигналы задающего генератора 1; если величина напряжения О мень)%P. ше порога срабатывания, то блок 2 управления закрывает транзисторы 9 и 17 и поочередно открывает транзисторы 11 и 15, коммутируя на их базы парофаэные сигналы генератора 1, На базы транзисторов 12 и 14 парафазнъre сигналы генератора 1 соответственно через преобразователи 3 и 4 уровня поступают в любом режиме, независимо от состояния блока 2 управления, причем в первом состоянии транзистор 12 открывается и закрывается одновремен- . но с транзистором 9, транзистор 14 — с транзистором 17, а во втором состоянии транзистор 12 — с транзистором 11, транзистор 14— с транзистором 15, Преобразователи 3 и 4 уровня осуществляют привязку сигналов генератора 1 к потенциалу плюсовой шины источника нацряжения U, так как к этой шине подклюп чены эмиттеры транзисторов 12 и 14 р — n — ртипа проводимости, Управляющие сигналы, поступакнцие на базы транзисторов 9, 11, 15 и
17 и — р — n-типа проводимости, привязаны к потенциалу минусовой шины источника напряжения U„„подключенной к эмиттерам этих транзисторов.
Таким образом, пока выходное напряжение инвертора достаточно велико, напряжение сигнала управления U превышает порог срабаУпР. тывания блока 2 управления, транзисторы 11 и 15 закрыты, и в парно происходит переключение транзисторов 9, 12 и 17, 14, а значит к источнику напряжения О„поочередно подключаются первичные обмотки 7 и 13 трансформатора 6. Коэффициент трансформации из первичной во вторичную обмотки трансформатора
6 прн этом имеет минимальное значение. Первичные обмотки 7 и 13 трансформатора 6 имеют по две секции: основную, включенную между коллекторами транзисторов 11, 12 или 14, 15, и дополнительную, включенную соответственно между коллектором транзистора 11 и общей точкой диодов 8 и 10 или коллектором транзистора 15 и общей точкой диодов 16 и 18.
При уменьшении выходного напряжения инвертора до значения, когда величина напряжения
U становится меньше порога срабатывания
gBP ° блока 2 управления, транзисторы 9 и 17 закрываются и происходит пошрное переключение транзйсторов ll, 12 и 15, 14. Напряжение источника U в этом случае поочередно подклюП чается только на основные секции обмоток 7 и 13, что приводит к увеличению коэффициен855904 ь того транзистора 12 — величины О . „, „ = .= U + Š— U». Аналогично прй открытйх транзисторах 11 н 12 максимальные величины напряжещй между коллектором и змнттером закрытых транзисторов )7 и 14 равны соответственно где Е,), — величина ЭДС, наводимой в до. полнительной секции обмотки 13;
U» — падение напряжения на диоде 18.
При работе инвертора в режиме с минималь, ным коэффициентом трансформации выходного трансформатора 6 напряжение источника постоянного тока U> поочередно прикладывается к первичным обмоткам 7 н 13 и максимальные величины напряжений между коллектором и эмиттером закрытых транзисторов 9, 17, 12, 14, 11 и 15 равны соответственно
0 (х) о 7() «л
Величина напряжения между коллектором и эмиттером любого из закрытых транзисторов предлагаемого устройства значительно меньше, чем в известном. Указанная величина имеет максимальное значение при работе данного устройства в режиме с наибольшим коэффициентом трансформации из первичной во вторичную обмотки трансформатора 6, когда транзисторы
9 и 17 закрыты, а попарно и поочередно открываются транзисторы l l, 12 и 15, 14. Рассмотрим, например, режим работы устройства, когда закрыты транзисторы 9, ) l, 12 и )7 н открыты транзисторы 14 и 15. Напряжение источника питания постоянного. тока О„в этом случае приложено к основной секции обмотки )3, подключенной к- коллекторам транзисторов 14 и 15 (падением напряжения на открытых транзисторах здесь и в дальнейшем можно пренебречь, так как эти величины много меньше напряжения источника питания U„), причем «плюсом» к началу обмотки 13, а «минусом» вЂ” к ее отводу. В дополнительной секции обмотки 13 наводится ЭДС, приложенная
«минусом» к концу обмотки 13. Диод 16 препятствует возникновению режима короткого замыкания дополнительной секции обмотки 13 через открытые переходы транзисторов 15 н 17
В первичной обмотке 7 наводится ЭДС Е7 = 4О
«- Ее + Eg7,, где Eg7 — ЭДС дополнительной секции.
При равенстве обмоточных данных обмоток 7 н 13 обеспечивается равенство Eo = Ол Чис45 ло витков дополнительной секции, а следовател но, и величина Ез, определяются пределами требуемого изменения выходного напряжения инвертора. На практике величина Е не превышает 10 — 15% величину Ео. Наводимая s этом случае ЭДС Е приложена «плюсом» к началу обмотки 7, «минусом» вЂ” к ее концу. Напряжение начала обмотки 7 относительно минусовой шины источника напряжения О„не может . быть больше величины, равной сумме напряжения О„и падения напряжения Ою на диоде 10.
Вследствие этого напряжение между коллектором и эмиттером закрытого транзистора 9 не превышает величины Охэ, < „1 = О,, а эакрыU
) э12(маг,) =(„-) )
) э 4 (и ах) л 4й у
=U -0
Кэ И1С)х> — 7 >
К315 (ма х) и 4Р3.
Таким образом, максимальная величина напряжения между коллектором и эмиттером любого иэ закрытых транзисторов превышает величину напряжения первичного источника питания Ол на величину не более ЭДС, наводимой s дополнительной секции первичной обмотки 7 или 13. Следовательно, величина подаваемого на предлагаемое устройство напряжения первичного источника питания U, может достигать значения
0 =(08 —:09
)) тiаХ — 8 91UK9max где О), „— максимально допустимая для прйменяемого типа транзисторов величина напряжения между коллектором и эмнттером.
Формула изобреråíèÿ
Мостовой инвертор со ступенчатым регулировыи ем выходного напряжения, содержицнй выходной трансформатор с двумя первичкымн обмотками, каждая иэ которых первым концом подключена к первому входному выводу инвертора через последовательно соединенные первый диод н первый транзистор, а отводом от промежуточной точки соединена с первым та трансформщии из первичной во вторичную обмотки трансформатора 6, а значит и к увели чению выходного напряжения инвертора. Таким образом, при изменении напряжения сигнала управления О „„, зависятцего от выходного напряжения иивертора, в ту или другую сторону от величины порога срабатывания блока 2 управления происходи изменение коэффициента транс- UK311 „ох) =).))), 0 3 )4)т) ) = )л Е ) -0® формации выходного трансформатора 6, что обеспечивает стабилизацию выходного напряже- ) 0 ния вторичного источника напряжения.
ВНИИПИ Заказ 6960/81 Тираж 730 Подписное
Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4
7 855904 входным выводом инвертора через второй транзистор, отличающийся тем, что, с целью повышения надежности путем снижения напряжения, приложенного к транзисторам, введены два дополнительных транзистора, каждый иэ которых включен между вторым концом укаэанной первичной обмотки и вторым входным выводом, и два диода, включенных, каждый между первым концом указанной пер8 вичной обмотки и вторым входным выводом, Источники информации, принятые во внимание при экспертизе
l Авторское свидетельство СССР М 280629, кл. Н 02 М 7/48, 1970.
2. Вересов Г. П. и др. Стабилизированные источники питания радиоаппаратуры. М., «Энергия», 1978. с, 174, рис, 6-32.
Инвертор на основе КМОП ключа
⇐ ПредыдущаяСтр 4 из 7Следующая ⇒
Инвертор в цифровой технике «переворачивает» сигнал: если на входе низкий уровень сигнала, то транзистор закрыт, ток через резистор нагрузки не течет, все напряжение Vcc оказывается на выходе. А если на входе высокий уровень, то транзистор во включенном состоянии проводит ток и потенциал стока (выходной сигнал) практически равен нулю (низкий уровень) — рис.9.1 а – схема полевого транзистора с каналом n-типа. Работа транзистора с каналом р-типа показана на рис.9-2.
Инвертор с минимальным потреблением мощности можно реализовать на комплементарной (дополняющей) паре полевых транзисторов (рис. 9-1 б). В такой схеме используются два МОП-транзистора с индуцированными каналами n- и p- типов. Подложки обоих транзисторов соединены с истоками.
Рис.9-1 Инвертор на ПТ а) с каналом n-типа, б) с каналом р-типа, в) на комплементарной паре
Эквивалентная схема КМОП-ключа, соответствующая случаю, когда входное напряжение имеет низкий уровень, показана на рис. 9-3, а. Транзистор VT2 эквивалентен разомкнутому идеальному ключу. Транзистор VT1 моделируется резистором RСИ1. Выходное напряжение равно напряжению источника питания.
а) б)
Рис. 9-3
Если входное напряжение имеет высокий уровень Uвх > U, то транзистор VT2 находится в состоянии насыщения, а VT1 – отсечки, и выходное напряжение не превышает 10 мВ. Эквивалентная схема ключа для этого случая показана на рис. 2, б. Теперь транзистор VT1 эквивалентен разомкнутому ключу, а ненулевое сопротивление VT2 моделируется резистором Rси2.
Транзисторы в схеме ключа рассчитывают так, чтобы они были согласованы, т. е. имели одинаковые (по модулю) пороговые напряжения и удельные проводимости. Этим обеспечивается одинаковая нагрузочная способность ключа как в открытом так и в закрытом состояниях. Поскольку приповерхностная подвижность дырок p в 2–4 раза меньше подвижности электронов μn, для согласования ширину канала транзистора VТ1 выбирают в 2–4 раза большей, чем у VТ2. Длина каналов обоих транзисторов одинакова, а ширину выбирают так, чтобы выполнялось равенство
.
Передаточной характеристикой КМОП инвертора называется зависимость выходного напряжения логического элемента от напряжения на его входе. На передаточной характеристике можно выделить несколько областей (рис. 9-3 a,б):
Рис.9-3. Зависимость выходного напряжения (а) и потребляемого тока (б) КМОП-инвертора от входного напряжения.
1. Входное напряжение меньше порогового напряжения Von, n-канальный транзистор закрыт. Напряжение затвор-исток р-канального транзистора больше его порогового напряжения Voр (по модулю), поэтому он полностью открыт. Напряжение на выходе равно напряжению питания, потребляемый ток равен нулю.
2. Входное напряжение больше порогового напряжения Von п-канального транзистора, но меньше половины напряжения питания. N-канальный транзистор начинает открываться, а Р-канальный транзистор начинает закрываться.
3. В области значения входного напряжения равного Е/2 передаточная характеристика идет практически вертикально. При входном напряжении равном Е/2 оба транзистора открыты в одинаковой степени, потребляемый ток максимален.
4. Входное напряжение больше Е/2 и меньше (Е-Vop). Картина аналогична (симметрична) участку 2, но теперь n- и p-канальные транзисторы меняются ролями. Напряжение на выходе уменьшается.
5. Входное напряжение больше (Е-Vop) и меньше напряжения питания. N-канальный транзистор полностью открыт, р-канальный – закрыт, его напряжение затвор-исток меньше порогового по модулю. Напряжение на выходе равно 0. При этом потребляемый ток равен нулю, т.к. р-канальный транзистор закрыт.
На первом и пятом участках схема тока не потребляет (т. к. закрыт, соответственно, n-канальный или р-канальный транзистор). В этом состоянии потребляемая схемой мощность обусловлена только токами утечки через обратно смещенные переходы сток-подложка, исток-подложка. При комнатной температуре эти токи очень малы. Максимум потребляемого тока наблюдается в точке входного напряжения, близком Е/2 (рис.9-3 б).
На рис.9-4 показан результат моделирования инвертора на комплементарной паре.
Рис.9-4. Результат моделирования КМОП инвертора.
Логические элементы КМОП подвержены разрушающему воздействию статического электричества, поэтому во всех схемах обязательно присутствуют защитные диоды. В реальной схеме инвертора (рис.9-5) диоды VD3, VD5, VD6 защищают от отрицательных импульсов. Диоды VD1, VD2, VD4 защищают вход и выход от положительных выбросов и ограничивают его на уровне Uп+0,6. Для дополнительной защиты входов, особенно при длинных входных проводах, и для устранения паразитных колебаний последовательно с входом включают резистор для ограничения тока заряда включения емкости.
Рис.9-5 Защитные элементы в реальной схеме инвертора КМОП
Основные свойства КМОП-ключа:
а) идеальный логический инвертор;
б) быстродействие значительно выше, чем у других типов ключей;
в) очень малое потребление энергии от источника питания в статическом режиме. Динамические потери, т. е. мощность, рассеиваемая КМОП-инвертором при тактовой частоте , определяются формулой . Главным путем повышения быстродействия и снижения потерь является уменьшение емкостей транзисторов и нагрузки;
г) значительно большая нагрузочная способность по сравнению с ключами на биполярных транзисторах. Входное сопротивление КМОП-ключа бесконечно велико, поэтому к его выходу можно подключить большое число аналогичных ключей. Однако каждый дополнительный ключ увеличивает емкость нагрузки, что приводит к замедлению переключения.
Полевые транзисторы имеют высокое входное сопротивление постоянному току, что является неоспоримым преимуществом при относительно редком переключении. Расход энергии на управление полевиком в этом случае минимален. Если переключаться надо часто, то в дело вступают емкости затвор — исток и затвор — сток. На их зарядку нужно тратить энергию. Так что по мере роста частоты переключений расход энергии растет.
Есть еще одно преимущество ключа на полевом транзисторе — отрицательный температурный коэффициент при большом токе нагрузки. По мере нагрева при большом токе стока сопротивление полевого транзистора нарастает. Это позволяет соединять полевые транзисторы параллельно без всяких проблем. Токи в них быстро выравниваются самостоятельно. Мощный полевой транзистор можно представить, как соединенные параллельно маломощные образцы токопроводящего канала полевика. Сила тока в них при прогреве выравнивается, так что полевой транзистор проводит ток по всему сечению канала равномерно. Это обуславливает способность полевых транзисторов работать при больших токах.
Биполярный транзистор имеет положительный температурный коэффициент. Если в какой-то части кристалла появляется большая проводимость, чем вокруг, то это место прогревается сильнее, туда устремляется все больший ток. И так до прогорания.
Рекомендуемые страницы:
всё, что вам нужно знать
Время чтения: 6 минут
За последние 100 лет технология сварки претерпела значительные изменения. Классические сварочные аппараты были усовершенствованы, а в продаже появились совершенно новые устройства. Наибольший вклад в развитие домашней и любительской сварки внесло изобретение инверторного сварочного аппарата. Его электронная «начинка» позволяет внедрить функции, которые недоступны классическому трансформатору или выпрямителю.
А если в сварочном аппарате применяется электроника, значит, используются и транзисторы. В этой статье мы подробно расскажем, что такое транзистор, какие транзисторы используются в сварочных инверторах и чем отличаются транзисторы IGBT в сварочном аппарате от транзисторов MOSFET.
Содержание статьи
Общая информация
Транзисторы — что это такое? Наверняка каждый, кто хоть раз сталкивался с ремонтом или банальной разборкой радиоэлектроники, слышал этот термин. Говоря простыми словами, транзистор — это электронная деталь с выводами, изготовленная из полупроводникового материала. Основная функция транзистора — это усиление или генерирование электрических сигналов, поступающих извне. Также с помощью транзисторов выполняется коммутация.
На данный момент транзисторы есть в любом электронном приборе и являются один из важнейших компонентов. В середине прошлого века сразу несколько ученых получили Нобелевскую премию за изобретение транзистора. И с тех пор это небольшое приспособление кардинально изменило мир электроники.
Транзисторы очень маленькие и компактные. Они экономичны, их производство стоит недорого. Несмотря на свой скромный размер, транзистор устойчив к механическому воздействию и долговечен. Также транзисторы способны исправно работать при низком напряжении и при высоких значениях тока. Именно благодаря этим достоинствам к концу 20-го века транзисторы стали неотъемлемой частью каждого электронного прибора. В том числе, у инверторных сварочных аппаратов.
Читайте также: Инструкция по эксплуатации сварочного инвертора для новичков
С помощью транзисторов удалось собрать компактную схему и внедрить ее в инвертор. Таким образом, существенно снизились размеры и вес сварочного аппарата. На данный момент производители предлагают инверторы весом до 5 кг, которые можно положить в рюкзак и взять с собой на выездные работы. Также такие аппараты незаменимы при сварке на высоте или в труднодоступных местах.
В сравнении с обычным трансформатором, который использовался раньше для сварки, инверторы намного проще в освоении. А наличие дополнительных функций (например, функции горячего старта или антизалипания) помогает новичкам как можно скорее приступить к работе. И все это заслуга транзисторов.
Транзисторы в инверторах
Транзистор — это один из главных компонентов современного сварочного инвертора. Без него инвертор в принципе не будет так называться. И, поскольку сварочные инверторы уже прочно вошли в нашу жизнь, то нелишним будет узнать немного больше об их электронной «начинке». Эта информация будет полезна не столько мастерам по ремонту сварочных аппаратов, сколько самим сварщикам. Для лучшего понимая сути используемого вами оборудования.
Итак, на данный момент чаще всего в сварочных инверторах применяются транзисторы двух типов: IGBT и MOSFET. Именно благодаря им удается добиться достойного качества работ, внедрения новых функций и уменьшению габаритов аппарата.
Подробнее про IGBT
Мы решили заострить ваше внимание на IGBT транзисторах, поскольку они считаются самыми технологичными. IGBT представляет собой стандартный биполярный транзистор с изолированным затвором. Усиливает и генерирует электрические колебания. Часто применяется в инверторе. От полевого транзистора отличается тем, что генерирует силовой канал, а не управляет им. Представляет собой 2 транзистора на подложке.
Именно благодаря IGBT транзисторам удалось развить производство современных сварочных инверторов. Поскольку именно данный тип транзисторов способен работать при высоком напряжении. Очень скоро производителям стало ясно, что применение IGBT транзисторов способно вывести производство инверторов на новый уровень. Удалось значительно уменьшить размеры аппаратов и увеличить их производительность. Порой стандартный IGBT транзистор способен заменить даже тиристор.
Иногда в IGBT инверторы внедряют специальные микросхемы, которые усиливают управляющий электрический сигнал и ускоряют зарядку затворов. Это необходимо для исправного функционирования мощных переключателей.
IGBT или MOSFET?
Выше мы уже упомянули, что помимо транзисторов типа IGBT существуют еще и транзисторы MOSFET. И многие сварщики любят спорить на форумах, какие транзисторы лучше, а какие хуже. Что мы думаем по этому поводу? Сейчас узнаете.
IGBT — это биполярные транзисторы. А MOSFET — полевые. И отличий у них больше, чем многим кажется на первый взгляд. Основное отличие — максимальная мощность, которую способен выдержать транзистор. У IGBT этот показатель выше, поэтому стоят они дороже, чем MOSFET. А это значит, что управляющая схема тоже стоит дороже.
На практике, сварщик практически не заметит разницы при работе с инверторам на IGBT или MOSFET. В характеристиках разница есть, но на практике она ощущается слабо. К тому же, на IGBt инверторы сложнее найти запчасти и вообще грамотного мастера по ремонту. И расходники стоят дороже.
Если вы используете недорогой инвертор для домашней сварки, то разницу между IGBT и MOSFET вы точно не заметите. Все преимущества IGBT раскрываются только в профессиональном оборудовании, предназначенном для высоковольтного подключения. В таком случае больший диапазон мощностей действительно играет важную роль и стоит предпочесть IGBT инвертор. В остальных же случаях не важно, какие транзисторы установлены. Вы, как любитель, разницу не почувствуете.
Словом, если вы новичок, то приобретайте инвертор на любых транзисторах. Инвертор на MOSFET будет стоить дешевле, вы сможете проще и быстрее его отремонтировать. А если вы выбираете инвертор для профессиональной сварки, то лучше выбрать аппарат на IGBT транзисторах. Они позволят использовать больше мощности. Но и их обслуживание обойдется дороже.
Вместо заключения
Не важно, какие именно силовые транзисторы для сварочных инверторов вы выберите. В любом случае, современный инвертор предоставит вам множество удобных плюсов. Вы сможете брать его с собой, поскольку вес и размеры незначительны. Вы сможете выполнять мелкий ремонт, даже если варите впервые, поскольку дополнительные функции упростят вашу работу. А благодаря технологичным транзисторам электронная схема будет работать еще стабильнее и дольше.
Да, инверторные аппараты куда сложнее по своему строению как раз за счет применения электроники. Вы не сможете починить инвертор «на коленке», как это можно сделать с трансформатором. Но преимуществ слишком много, чтобы отказываться от нововведений. А что вы думаете по этому поводу? Поделитесь своим мнением в комментариях ниже. Желаем удачи в работе!
транзисторов — альтернатива инвертора NPN, которая занимает меньше места на плате
транзисторов — альтернатива инвертора NPN, которая занимает меньше места на плате — Electrical Engineering Stack ExchangeСеть обмена стеков
Сеть Stack Exchange состоит из 178 сообществ вопросов и ответов, включая Stack Overflow, крупнейшее и пользующееся наибольшим доверием онлайн-сообщество, где разработчики могут учиться, делиться своими знаниями и строить свою карьеру.
Посетить Stack Exchange- 0
- +0
- Авторизоваться Подписаться
Electrical Engineering Stack Exchange — это сайт вопросов и ответов для профессионалов в области электроники и электротехники, студентов и энтузиастов.Регистрация займет всего минуту.
Зарегистрируйтесь, чтобы присоединиться к этому сообществуКто угодно может задать вопрос
Кто угодно может ответить
Лучшие ответы голосуются и поднимаются наверх
Спросил
Просмотрено 554 раза
\ $ \ begingroup \ $Здесь у меня есть схема инвертора NPN, которая состоит из 2 отдельных транзисторов NPN и 3 резисторов.Он выполняет свою работу, но занимает слишком много места на доске. Есть ли альтернатива этой схеме, которая занимает меньше места? Могу я использовать что-то вроде этого https://eu.mouser.com/datasheet/2/348/vt6x12-1535580.pdf? Это лучшая альтернатива, которую я могу найти, или есть лучший вариант?
Пример использования: Эта схема управляется микроконтроллером через базовый вывод. Напряжение логического уровня MCU составляет 3,3 В. Вариант использования здесь — запуск режима сопряжения на микросхеме BT с его питанием (1.8 В), так как логический уровень на модуле BT не должен превышать 1,8 В
Создан 01 апр.
пользователь125820214311 серебряный знак1111 бронзовых знаков
\ $ \ endgroup \ $ 10 \ $ \ begingroup \ $Если вы пытаетесь перевести сигнал с 3.От 3 или 5 В до 1,8 В есть способы получше. Например, для (до) 3,6–1,8 В, одноканальный, вы можете использовать 74AUP1T34. Примерно 1 мм x 1 мм в самой маленькой упаковке.
Создан 01 апр.
Спехро Пефани302k1212 золотых знаков255255 серебряных знаков644644 бронзовых знака
\ $ \ endgroup \ $ \ $ \ begingroup \ $Вы не указали подробностей о входном сопротивлении цепи, которую вы пытаетесь управлять.Если он достаточно высокий, вы можете использовать потенциальный разделитель.
смоделировать эту схему — Схема создана с помощью CircuitLab
Рисунок 1. Преобразователь уровня делителя потенциала.
Обратите внимание, что сумма R1 + R2 составляет 33 кОм, а R2 — 18 кОм, так что 3,3 В делится на 1,8 В.
Создан 01 апр.
ТранзисторТранзистор153k1111 золотых знаков164164 серебряных знака345345 бронзовых знаков
\ $ \ endgroup \ $ \ $ \ begingroup \ $Вы можете просто использовать MOSFET логического уровня (например, AO3402) вместо BJT, это всего 2 компонента, включая подтягивающий резистор.Выход будет логически инвертирован во вход, решение этой проблемы — просто инвертировать его программно на микроконтроллере.
смоделировать эту схему — Схема создана с помощью CircuitLab
Если вы по какой-то странной причине не можете программно инвертировать сигнал, вы можете просто каскадировать схему выше.
Нет последовательного резистора или понижающего резистора на затворе на схеме выше, потому что то, что вы управляете, не потребляет много энергии, а микроконтроллер недостаточно силен, чтобы вызвать абсурдный звонок.
Создан 01 апр.
Гарри СвенссонГарри Свенссон7,86833 золотых знака
\ $ \ endgroup \ $ 6 Электротехнический стек Exchange лучше всего работает с включенным JavaScriptВаша конфиденциальность
Нажимая «Принять все файлы cookie», вы соглашаетесь с тем, что Stack Exchange может хранить файлы cookie на вашем устройстве и раскрывать информацию в соответствии с нашей Политикой в отношении файлов cookie.
Принимать все файлы cookie Настроить параметры
Схема транзисторного инвертораNPN | Sully Station Technologies
Цепь инвертора транзистора NPN
Принцип работы
Схема демонстрирует использование транзистора в качестве инвертора.Выход инвертора противоположен его входу. Когда на входе логическая 1, на выходе логический 0.
В этой примерной схеме входом является кнопочный переключатель, а выходом — светодиодный индикатор. Когда переключатель разомкнут (или выключен), светодиод горит. Когда переключатель замкнут (или включен), светодиод не горит. Транзисторный инвертор здесь реализован с использованием транзистора PN2222A NPN (вариант 2N2222A), но многие обычные транзисторы с биполярным переходом NPN могут быть заменены.
Схема инвертора, представленная здесь, практически идентична схеме транзисторного переключателя с одним критическим отличием.В схеме транзисторного переключателя выходной сигнал поступает на делитель напряжения между транзистором и землей. В транзисторном инверторе выходной сигнал принимается делителем напряжения между транзистором и положительным напряжением.
Когда вход кнопки открыт, сопротивление на переходе коллектор-эмиттер очень велико. Высокое сопротивление транзистора означает, что напряжение на выходе высокое, и поэтому светодиод горит. Когда переключатель замкнут, сопротивление на переходе коллектор-эмиттер становится очень низким, и напряжение на выходе падает почти до нуля.
Схема
Макетная плата
Детали
- PN2222A — NPN транзистор общего назначения (x1)
- Резистор 10 кОм (x1)
- Резистор 1 кОм (x1)
- Зеленый светодиод 5v (x1)
- Тактильный кнопочный переключатель (1 шт.)
(Все детали для проекта в наличии в нашем магазине.)
Таблица истинности
PN2222A Распиновка
Примечания по реализации
- Светодиоды, используемые в проекте, имеют встроенный токоограничивающий резистор, устраняющий необходимость во внешнем резисторе для защиты устройства. Этот резистор показан на схеме как резистор со значением «Lim» для полноты картины.
- Схема была построена и протестирована при 4,8 В постоянного тока (4 никель-металлгидридные аккумуляторные батареи AA).
TTL и логический элемент NAND [Analog Devices Wiki]
Передаточная характеристика:
Передаточная характеристика инвертора TTL может быть определена путем приложения медленно нарастающего входного напряжения и определения последовательности событий, которые имеют место в отношении изменений в состояниях проводимости каждого транзистора и критических точек, в которых происходят эти изменения. .Рассмотрим кривую передаточной характеристики входа и выхода схемы, показанную на рисунке 6.
Рис.6.Передаточная кривая между входом инвертора TTL и выходом.
Точка разрыва P1
При входном напряжении около 0 В и базовом токе, подаваемом на Q 1 , этот транзистор может работать в прямом режиме. Поскольку единственным источником тока коллектора является утечка Q 2 , Q 1 будет переведен в состояние насыщения. Это гарантирует, что Q 2 выключен, что, в свою очередь, означает, что Q 3 выключен.Пока нет нагрузки, в выходном каскаде протекают токи утечки, которые позволяют транзистору Q 4 и диоду D 1 быть едва проводящими во включенном состоянии.
V OUT = V CC — V BE4 — V D1
V OUT = 5 — 0,6 — 0,66 = 0 P1: V IN = 0.5, В ВЫХ = 3,8 В
Точка разрыва P2
Когда входное напряжение немного увеличивается, вышеупомянутое состояние продолжается до тех пор, пока Q 1 включен и находится в состоянии насыщения, напряжение на базе Q 2 не поднимется до точки проводимости. Потом:
V IN = V BE2 — V CE1 (SAT) = 0,6 — 0,1 = 0,5
Point P2: V IN = 0.5, В ВЫХ = 3,8 В
Точка разрыва P3
При дальнейшем увеличении входного напряжения Q 2 становится более проводящим и полностью включается. Базовый ток на Q 2 подается теперь смещенным в прямом направлении переходом база-коллектор Q 1 , который все еще находится в состоянии насыщения. В конце концов, Q 3 достигает точки проводимости. Это случается, когда:
V IN = V BE2 + V BE3 — V CE1 (SAT)
V IN = 0.7 + 0,6 — 0,1 = 1,2 В
Обратите внимание, что при включении транзистора Q 3 В BE3 = 0,6 В, что означает, что ток через R 3 составляет 0,6 В / 470 Ом = 1,27 мА. При работе в линейной активной области ток коллектора Q 2 составляет 0,97 × 1,27 мА = 1,23 мА. ˜ a F I E2
Падение напряжения на R 2 тогда будет В R2 = 1,23 мА × 2,2 кОм = 2.7V.
В этом случае падение напряжения между коллектором и эмиттером на Q 2 составляет:
V CE2 = V CC — V R2 — V R3
V CE2 = 14 — 0,6 = 1,72
Это подтверждает, что Q 2 все еще работает в прямом активном режиме.
Когда Q 3 начинает проводить, появляется путь проводимости для тока через Q 4 и диод D 1 , который затем полностью включается.В этом случае:
V O = V CC — V R1 — V BE4 — V D1
V — 0,94 — 0,94 — 0,6 = 2,81 В
Точка 3: В i = 1,2 В, В O = 2,81 В
Точка разрыва P4
При дальнейшем увеличении входного напряжения Q 2 проводит больше, в конечном итоге насыщая.Q 3 также проводит более интенсивно и в конечном итоге также достигает точки насыщения. Когда Q 2 становится более проводящим, ток его коллектора увеличивается. Это, в свою очередь, увеличивает падение напряжения на R 1 , что, в свою очередь, означает, что напряжение на Q 2 , т.е. В CE2 падает. Это ниже требований к проводимости Q 4 и диода D 1 , так что оба они выключаются до насыщения Q 3 .
Когда Q 3 достигает границы насыщения:
V i = V BE2 + V BE3 — V CE1
V i = 0,716 — 0,1 = 1,52V Точка 4: В i = 1,4 В, В O = 0,2 В \\
A.2.2.3 Шлюзы передачи, инверторы с тремя состояниями и буферы
A.2.2.3 Шлюзы передачи, инверторы с тремя состояниями и буферыДалее: A.2.2.4 Элементы хранения: защелки Up: A.2.2 Основные схемы и Предыдущая: A.2.2.2 Логические блоки
A.2.2.3 Шлюзы передачи, инверторы с тремя состояниями и буферы
Чтобы построить переключатель, который может работать с земли на NMOS и переключатель PMOS подключаются параллельно, как показано на рис. A.9. Когда управляющий сигнал C высокий, по крайней мере, один из транзисторы соединяют X и Y (обратите внимание, что также требуется дополнение C ).Эта схема называется трансмиссией. вентиль, который также может использоваться как переключатель в аналоговых схемах (см. раздел 5.2.1).
[Схема] [Символ] |
[Схема] [Буферная цепь] [Условное обозначение] |
Еще одна цепь, которая используется для разрыва и подключения инвертор с тремя состояниями, показанный на рис.А.10. Когда контроль сигнал C — HIGH выход Y — инвертированный вход сигнал X . В противном случае, когда C равно LOW , на выходе будет отключено (то есть так называемое состояние высокого Z, которое добавляет к 1 и 0 третье состояние Z ). Когда необходимо управлять длинными линиями (межсоединениями) или выходами микросхем используются буферные схемы, подобные показанной на рис. A.10 (b), которые имеют то преимущество, что выходные управляющие транзисторы напрямую подключены к выходу и земле или соответственно (а не последовательно с другими транзисторами).Помимо драйверов для вывода на микросхему так называемого Цепи и устройства защиты от электростатических разрядов требуется для предотвращения повреждений от электростатического разряда, который может возникают при обращении с микросхемой [23].
Далее: A.2.2.4 Элементы хранения: защелки Up: A.2.2 Основные схемы и Предыдущая: A.2.2.2 Логические блоки
Г. Шром
4. Базовые цифровые схемы — Введение в цифровые схемы
Все логические схемы, которые мы обсуждали до сих пор, являются ациклическими , то есть они не образуют циклов или циклов, кроме как неявно через источник питания.Ациклические схемы имеют входы \ (A \) и выходы \ (Y, \) и реализовать логические функции входов, \ (Y = f (A). \) Когда входы изменяются, выходы принимают значения, определенные на \ (f \) после задержки распространения, характерной для схемы. Циклический схемы демонстрируют более сложное, зависящее от времени поведение, чем их ациклические кузены, потому что их выходы зависят от входной последовательности включая текущие и прошлые входные значения. Циклические схемы бывают Особый интерес представляет реализация элементов памяти.В В этом разделе мы обсудим два наиболее часто используемых типа памяти. элементы, D-защелка и D-триггер .
4.7.1. Циклические схемы
Циклическая схема имеет один или несколько шлейфов , не считая неявные контуры питания. Например, Рисунок 4.50. показаны две циклические схемы с одним контуром в каждой.
Рисунок 4.50: Циклические схемы с одним контуром из двух (слева) и трех (справа) инверторов.
Циклические схемы труднее анализировать, чем ациклические схемы.В частности, схемы, показанные на рис. 4.50, не даже различают входные и выходные клеммы. Инверторная пара слева на рисунке 4.50 есть два провода: \ (Q_0 \) подключает выход инвертора 0 к входу инвертора 1, и \ (Q_1 \) соединяет выход инвертора 1 со входом инвертора. 0. Аналогично, цикл с тремя инверторами справа имеет три провода, \ (Q_0, \) \ (Q_1, \) и \ (Q_2. \)
Разберем функциональность двухинверторного контура. Выход каждого инвертора может быть 0 или 1.Сначала предположим, что \ (Q_0 = 0. \) Таким образом, вход инвертора 1 равен 0, следовательно, \ (Q_1 = 1. \) Поскольку \ (Q_1 \) — вход инвертора 0, выход инвертора 0 должен be \ (Q_0 = 0. \) Это то же значение, с которого мы начали. Мы заключаем, что схема усиливает \ (Q_0 = 0 \) и, по симметрия, \ (Q_1 = 1. \) Во-вторых, предположим, что \ (Q_0 = 1. \) Тогда выход инвертора 1 равен \ (Q_1 = 0, \), что вызывает выход инвертора 0 должно быть \ (Q_0 = 1. \) Это также то же значение с началось с. Заметим, что петля с двумя инверторами усиливает его состояние в любом случае \ (Q_0 = 0 \) или \ (Q_0 = 1.\)
Цепь с тремя инверторами ведет себя совсем не так, как цепь с двумя инверторами. петля. Предположим, что \ (Q_0 = 0. \) Поскольку \ (Q_0 \) является входом инвертора 1, выход инвертора 1 должен быть \ (Q_1 = 1. \) Поскольку \ (Q_1 \) — вход инвертора 2, его выход должен быть \ (Q_2 = 0. \) Теперь вход \ (Q_2 \) является входом инвертора 0. Следовательно, выход инвертора 0 должен быть \ (Q_0 = 1, \), что является дополнение к предположению, с которого мы начали. Если мы пройдем по петле во второй раз находим \ (Q_0 = 0, \) то есть провод дополнил снова.Заметим, что схема не усиливает его состояние. Вместо этого значения проводов переключаются со скоростью определяется задержкой распространения инверторов.
Мы заключаем, что контур с двумя инверторами стабилен, тогда как трехинверторного шлейфа нет. Фактически, такое поведение можно наблюдать и в более крупные петли. Каждый контур инвертора с четным числом инверторы работает стабильно. В отличие от контуров инвертора с нечетным числом инверторы как нестабильные. Шлейфы инвертора с нечетными номерами называются кольцом . генераторы , и полезны для измерения средней задержки распространения инвертора в данном производственном процессе.Кольцевые генераторы не используются в качестве логических элементов в цифровых схемах. Напротив, петли с четным числом инверторов — полезные строительные блоки, потому что они бистабильные . Бистабильная схема — это схема с двумя стабильные состояния. Состояние стабильно , если схема не переход в другое состояние без внешнего раздражителя. Два стабильными состояниями бистабильного контура с двумя инверторами являются \ (S_0 = \ {Q_0 = 0, Q_1 = 1 \} \) и \ (S_1 = \ {Q_0 = 1, Q_1 = 0 \}. \) Когда цепь принимает стабильное состояние, инверторы обеспечивают выполнение \ (Q_0 \) и \ (Q_1 \) дополняют друг друга, \ (Q_0 = \ overline {Q_1}.\) Таким образом, на рис. 4.51 мы называем провода просто \ (Q \) и \ (\ overline {Q}. \)
Рисунок 4.51: Два состояния бистабильного контура инвертора.
Проблема с бистабильным контуром инвертора на рис. 4.51 заключается в том, что мы не можем контролировать его состояние. Поскольку схема стабильно и не имеет входов, не очевидно, как перейти на цепь из одного стабильного состояния в другое. D-защелка , которую мы обсуждается ниже, устраняет этот недостаток.
4.7.2. D-защелка
A D-защелка — бистабильный элемент памяти с вводом данных \ (D, \) вход часов \ (\ phi, \) и выход \ (Q.\) Символ D-защелки показано справа. На рисунке 4.52 изображена D-образная защелка. реализация с бистабильным контуром инвертора и мультиплексором 2: 1 для направить входной сигнал данных в цикл.
Рисунок 4.52: D-защелка, реализованная как бистабильный инверторный контур с входом мультиплексор.
Вход часов \ (\ phi \) D-защелки служит входом выбора мультиплексор, и определяет, подтверждает ли ввод данных \ (D \) состояние бистабильного контура инвертора. Следовательно, мы различаем два режима операция:
\ (\ phi = 1 \): D-образная защелка прозрачная.
Контур инвертора разомкнут, и вход \ (D \) управляет инверторная пара. Поскольку вывод \ (Q \) следует за вводом \ (D, \) мы говорим, что D-защелка прозрачная .
\ (\ phi = 0 \): D-образная защелка непрозрачна.
Контур инвертора замкнут и сохраняет текущее состояние. Поскольку выход \ (Q \) сохраняет свое значение независимо от input \ (D, \) мы говорим, что D-защелка непрозрачна .
На рисунке 4.53 показана схема D-защелки с мультиплексором. заменен на его модель переключателя.Режим работы зависит от положение переключателя мультиплексора. Если \ (\ phi = 1, \) цикл открытый, а вход \ (D \) управляет как выходом \ (Q \), так и инверторная пара. В противном случае, если \ (\ phi = 0, \) замкнутый цикл отключен от входа \ (D, \) и сохраняет значение \ (Q \), потому что петля представляет собой бистабильную циклическую схему.
Рисунок 4.53: Режимы работы D-защелки. D-образная защелка либо (слева) прозрачный: вывод \ (Q \) следует за вводом \ (D, \) или (справа) непрозрачный: контур инвертора сохраняет значение \ (Q.\)
Диаграмма формы сигнала на рис. 4.54 иллюстрирует срабатывание D-защелки с течением времени. На схеме показано напряжение уровни входов часов и данных, а также выхода D-защелки. Первоначально D-защелка непрозрачна и хранит выходное значение \ (Q = 0. \) Вход \ (D \) переходит в 1 перед синхросигналом. Когда D-защелка становится прозрачной, вывод следует за вводом \ (D \) после задержки распространения, обозначенной изогнутой стрелкой от \ (\ phi \) to \ (Q. \) D-защелка остается прозрачной, пока тактовый сигнал равен \ (\ phi = 1.\) Выход \ (Q \) следует за входом \ (D \) после задержки распространения, обозначенной изогнутыми стрелками от переходов \ (D \) к \ (Q. \) Когда часы переходит на \ (\ phi = 0, \) D-защелка сохраняет последнее значение введите \ (D \) перед переходом часов и удерживает это значение для пока D-образная защелка остается непрозрачной. D-образная защелка называется чувствительный к уровню , потому что его два режима работы зависят от уровень тактового сигнала.
Рисунок 4.54: Диаграмма формы сигнала D-защелки.Когда D-образная защелка прозрачна, выход \ (Q \) следует за входом \ (D. \) В противном случае во время серые заштрихованные временные интервалы, D-защелка непрозрачна, т.е. удерживает вывод \ (Q \) без изменений и блокирует распространение \ (D \) на выход.
Далее мы выводим схему CMOS для D-защелки в Рисунок 4.52. Начнем с реализации Мультиплексор 2: 1 с двумя рычагами выбора, интегрирующий \ (\ overline {\ phi} \) — рычаг в контур инвертора, как показано на Рисунок 4.55. Поскольку эта схема мультиплексора инвертирует выход, мы добавляем инвертор для генерации незавершенного вывод \ (Q.\) Рисунок 4.55 показывает рычаги выбора мультиплексора как трехсторонние инверторы в форме инвертора, который управляет передачей ворота.
Рисунок 4.55: Реализация D-защелки с рычагами выбора мультиплексора, показанными как трехпозиционные инверторы.
Функциональность схемы D-защелки существенно зависит от состояние внутреннего узла \ (X. \) Когда \ (\ phi \) — плечо закрыто, он направляет вход \ (D \) в \ (X. \). плечо мультиплексора меняет полярность, мы имеем \ (X = \ overline {D}.\) выходной инвертор заставляет \ (X \) выводить \ (Q, \), так что \ (Q = \ overline {X} = D \), когда ввод часов \ (\ phi = 1, \) и D-защелка прозрачный. В противном случае, когда \ (\ phi = 0, \), \ (\ phi \) — рука открытый и \ (\ overline {\ phi} \) — рука закрыта, затем узел \ (X \) отключен от входа \ (D \) и контура инвертора усиливает \ (X = \ overline {Q}. \) D-образная защелка непрозрачна и выводит \ (Q \) сохраняет свое значение.
Компактная КМОП-реализация мультиплексоров показана на Рисунок 4.56. Мы используем эквивалентность схем в Рисунок 4.39 для реализации каждого плеча мультиплексора с четыре транзистора.
Рисунок 4.56: Реализация D-защелки с разнесенными рычагами выбора мультиплексора.
На рис. 4.57 показана полная 12-транзисторная схема. Схема CMOS для D-защелки, включая модель интерактивного переключателя. Обратите внимание, что выходной сигнал инвертора обратной связи равен \ (Y = \ overline {X}, \), и схема также применяет \ (X = \ overline {Q} \) и \ (Y = Q. \)
Временные характеристики D-защелки зависят от режима работы. Когда D-защелка прозрачна, критический путь простирается от данных вход \ (D \) в выход \ (Q.\) Сигнал распространяется через внутренний узел \ (X, \) и полностью обходит петлю обратной связи. В задержка не зависит от тактового сигнала \ (\ phi. \) Когда D-защелка непрозрачный, вывод остается без изменений. Следовательно, это не делает есть смысл говорить о задержке распространения. Поэтому мы обсуждаем задержка распространения прозрачной D-защелки. В частности, мы проанализировать критический путь D-защелки с согласованным транзистором размеры указаны на рис. 4.58.
Рисунок 4.58: Схема D-защелки с согласованными размерами транзисторов.
Задержка распространения прозрачной D-защелки — это задержка Мультиплексор 2: 1 плюс задержка выходного инвертора: \ (d_ {D \ rightarrow Q} = d_ {mux} + d_ {inv}. \) Предполагая, что вывод \ (Q \) управляет емкостной нагрузкой \ (C_L, \) выходной инвертор имеет электрическое усилие \ (h_ {inv} = C_L / C_ {inv} \) и паразитная задержка \ (p_ {inv} = 1, \) такое, что \ (d_ {inv} = C_L / 3 + 1 \) единиц времени. Далее мы анализируем мультиплексор. Логическое усилие — это ввод емкость \ (C_ {mux} (D) \) входа \ (D \), деленная на вход емкость опорного инвертора \ (C_ {inv} = 3.\) Вход \ (D \) управляет pMOS-транзистором шириной 4 и nMOS транзистор шириной 2 плеча \ (\ phi \). Таким образом, \ (C_ {mux} (D) = 6, \) и логическое усилие ввода \ (D \) из мультиплексор равен \ (g_ {mux} (D) = 6/3 = 2. \) Для определения электрического усилие мультиплексора, обратите внимание, что выход \ (X \) мультиплексора управляет двумя инверторы, инвертор обратной связи и выходной инвертор. Таким образом Емкость нагрузки мультиплексора равна \ (C_L (mux) = 2 C_ {inv} = 6. \) Следовательно, электрическое усилие входа \ (D \) мультиплексора равно \ (h_ {мультиплексор} (D) = C_L (мультиплексор) / C_ {мультиплексор} (D) = 6/6 = 1.\) Паразитический задержка мультиплексора 2: 1 равна \ (p_ {mux} = 4, \) см. мультиплексор. Мы обнаруживаем, что задержка мультиплексора равна \ (d_ {mux} = g_ {mux} (D) h_ {mux} (D) + p_ {mux} = 2 \ cdot 1 + 4 = 6, \) и задержка распространения D-образной защелки составляет
\ [d_ {D \ rightarrow Q} = d_ {mux} + d_ {inv} = 6 + \ frac {C_L} {3} + 1 = \ frac {C_L} {3} + 7 \,. \]
Эта задержка может служить точкой отсчета для цепи оптимизации. Например, мы наблюдаем, что инвертор обратной связи отводит ток с выхода мультиплексора.Если мы сжимаем pMOS транзистор инвертора обратной связи от 2 до 1 ед. нормированной ширины, уменьшаем емкость ответвления и задержку интересующего пути.
Задержка распространения \ (d_ {D \ rightarrow Q} \) — лишь одна из нескольких характерные величины временного поведения D-защелки. Возможно, даже более важным является временное поведение D-защелки. при изменении входа часов. Лаконичнее, если и часы, и входные данные меняются примерно одновременно, D-защелка может стать нестабильный.Цифровые схемы с D-защелками должны избегать этого сценария. во что бы то ни стало, потому что это может отрицательно повлиять на функциональность. Функциональные ошибки, вызванные неосторожным поведением по времени, особенно трудно раскрыть. Мы обсуждаем временные характеристики D-защелки. на рис. 4.59, где ввод данных \ (D \) переходы в момент времени \ (t = 0 \) и ввод часов \ (\ phi \) в момент времени \ (t = 14. \)
Рисунок 4.59: Схема D-защелки и временной анализ. Входные переходы часов от 1 до 0 в момент времени \ (t = 14. \) D-защелка прозрачна для \ (t <14 \) и непрозрачным для \ (t> 14.\) Непрозрачная D-защелка сохраняет входное значение \ (D = 1. \)
Учитывая размеры транзисторов D-защелки на рис. 4.58 и ёмкость нагрузки \ (C_L = 12, \) задержки цепи элементами D-защелки являются:
\ (d_ {D \ rightarrow X} \): \ (\ quad \ phi \) — задержка руки; \ (d_ {D \ rightarrow X} = d_ {mux} = 6 \)
\ (d_ {X \ rightarrow Y} \): \ (\ quad \) задержка инвертора обратной связи; \ (d_ {X \ rightarrow Y} = 6/3 + 1 = 3 \)
\ (d_ {Y \ rightarrow X} \): \ (\ quad \ overline {\ phi} \) — задержка руки; \ (d_ {Y \ rightarrow X} = d_ {mux} = 6 \)
\ (d_ {X \ rightarrow Q} \): \ (\ quad \) задержка выходного инвертора; \ (d_ {X \ rightarrow Q} = d_ {inv} = C_L / 3 + 1 = 5 \)
С помощью этих задержек элементов мы можем выразить задержку распространения прозрачная D-защелка как \ (d_ {D \ rightarrow Q} = d_ {D \ rightarrow X}) + d_ {X \ rightarrow Q} = 11.\) Диаграмма формы сигнала показывает соответствующие переходы. Изначально D-образная защелка прозрачная. потому что \ (\ phi = 1, \) и \ (\ phi \) — рука закрыта, тогда как \ (\ overline {\ phi} \) — рука открыта. В момент \ (t = 0, \) \ (D \) — вход меняется с 0 на 1. Выход \ (Q \) будет следовать \ (D \) после того, как вход прошел через \ (\ phi \) — руку во внутренний узел \ (X \) в \ (t = 6, \), а затем через выходной инвертор в момент времени \ (t = 11. \) Изменение внутреннего узел \ (X \) также влияет на узел \ (Y, \), который изменяется со временем \ (t = 9 \) от 0 до 1 после задержки распространения \ (d_ {X \ rightarrow Y} \) инвертора обратной связи.
Когда D-защелка становится непрозрачной в момент времени \ (t = 14, \), она сохраняет значение \ (Q = 1. \) Сигнал часов \ (\ phi = 0 \) закрывается или поворачивается , кнопка \ (\ overline {\ phi} \) — и открывает или выключает \ (\ phi \) — рука. Таким образом, после часового перехода при \ (t = 14, \) сигнал \ (Y = 1 \) принимает задержку распространения \ (d_ {Y \ rightarrow X} = 6 \) единиц времени через инвертирующий \ (\ overline {\ phi} \) — руку на усилить внутренний узел \ (X = 0 \) в момент \ (t = 20. \) Это эта задержка переключения мультиплексора, которая может вызвать проблемы.В в частности, переход входа \ (D \) должен происходить достаточно длительный период времени до отрицательного перехода часов \ (\ phi \) для стабилизации внутреннего узла \ (Y \) через обратную связь инвертор, поскольку петля обратной связи бистабильна, только если \ (X = \ overline {Y}. \) Если мы заставим \ (X = Y, \), цикл обратной связи будет принять непредсказуемое состояние. Это может произойти, если временной интервал \ (d_ {D \ rightarrow \ phi} \) между переходами входов \ (D \) и \ (\ phi \) слишком малы. Рисунок 4.60 иллюстрирует проблемы синхронизации D-защелки.
Рисунок 4.60: Проблемы синхронизации D-защелки: (слева) в угловом корпусе
\ (d_ {D \ rightarrow \ phi} = d_ {D \ rightarrow X} + d_ {X \ rightarrow
Y} \) D-защелка сохраняет ввод после \ (d_ {D \ rightarrow Q} =
d_ {D \ rightarrow X} + d_ {X \ rightarrow Q}, \) (в центре)
\ (d_ {D \ rightarrow X} На диаграмме осциллограмм слева на Рисунке 4.60 интервал между переходом входа \ (D \) и
часы \ (\ phi \) — это \ (d_ {D \ rightarrow \ phi} = d_ {D \ rightarrow
X} + d_ {X \ rightarrow Y}. \) В момент \ (t = 9, \) отрицательные часы
край начинает закрывать \ (\ overline {\ phi} \) — плечо и открывать
\ (\ phi \) — рука. Внутренний узел \ (Y \) следует за \ (D \) прямо в
время в \ (t = 9 \) для усиления внутреннего узла \ (X \) после
задержка мультиплексора \ (d_ {Y \ rightarrow X} = 6 \) единиц времени, поэтому
что \ (X = 0 \) для \ (t> 15.\) Интервал времени
\ (d_ {D \ rightarrow \ phi} = d_ {D \ rightarrow X} + d_ {X \ rightarrow
Y} \) — это наименьший интервал для D-защелки для захвата ввода.
\ (D \) безопасно. Диаграмма формы сигнала в середине рисунка 4.60 предполагает, что интервал \ (d_ {D \ rightarrow \ phi} \) равен
меньше, то есть \ (d_ {D \ rightarrow X} Диаграмма формы сигнала справа на Рисунке 4.60
предполагает еще меньший интервал \ (d_ {D \ rightarrow \ phi} <
d_ {D \ rightarrow X}. \) Отрицательный фронт часов открывает
\ (\ phi \) - рука слишком рано, чтобы подтянуть внутренний узел \ (X \) к нулю.
\ (\ phi \) - рука борется с закрывающей \ (\ overline {\ phi} \) - рукой, которая
удается подтянуть \ (X \) к 1. Как следствие, D-защелка не работает.
для захвата ввода \ (D = 1 \) и продолжает сохранять старое значение
\ (Q = D = 0. \) Выходной инвертор распространяет сбой узла
\ (X \) для вывода \ (Q \) перед восстановлением старого выходного значения
\ (Q = 0.\) Рисунок 4.61: Синхронизация D-защелки: чем меньше интервал между входными переходами
\ (D \) и отрицательный фронт часов, \ (d_ {D \ rightarrow
\ phi}, \) становится, чем больше задержка распространения от входа
\ (D \) для вывода \ (Q, \) \ (d_ {D \ rightarrow Q}, \) становится.
Когда интервал становится слишком маленьким, D-защелка не может захватить
входной переход целиком, см. случай (4). На рисунке 4.61 показаны временные характеристики D-защелки.
в графе, который строит интервал \ (d_ {D \ rightarrow \ phi} \) на
горизонтальная ось и задержка распространения \ (d_ {D \ rightarrow Q} \) на
вертикальная ось.Случай (1) соответствует сценарию в
Рисунок 4.59, где переход входа \ (D \)
происходит достаточно рано до отрицательного фронта тактового сигнала для
D-защелка для безопасного распространения изменения на выход \ (Q. \)
задержка распространения — это сумма задержек \ (\ phi \) — плеча и
выходной инвертор, \ (d_ {D \ rightarrow Q} = d_ {D \ rightarrow X} +
d_ {X \ rightarrow Q}. \) Senarios (2), (3) и (4) соответствуют
три случая, показанные на рис. 4.60. В
ближе переход входа \ (D \) к отрицательным часам
края, увеличивается задержка распространения \ (d_ {D \ rightarrow Q} \).Когда интервал \ (d_ {D \ rightarrow \ phi} \) становится слишком маленьким,
D-защелка не может полностью захватить новый входной сигнал и сохраняет
старое входное значение. Мы наблюдаем, что для безопасной работы
D-защелка, нам нужно гарантировать, что input \ (D \) изменится
достаточно рано до отрицательного фронта тактового сигнала, т. е. интервала
\ (d_ {D \ rightarrow \ phi} \) должен быть достаточно большим. Время установки \ (t_ {setup} \) — минимальное время, введенное
\ (D \) должен быть стабильным до отрицательного фронта тактового сигнала, чтобы захватить
вводимое значение с разумной задержкой \ (d_ {D \ rightarrow
Q}.\) Например, разумные спецификации определяют \ (t_ {setup} \) как
\ (5 \, \% \) больше, чем задержка распространения прозрачного
D-защелка, \ (t_ {setup} = 1.05 \, (d_ {D \ rightarrow X} +
d_ {X \ rightarrow Q}). \) Рисунок 4.62: Время установки D-защелки и время удержания характеризуют временной интервал вокруг отрицательного фронта тактового сигнала, когда вход \ (D \) может безопасно измениться. Отрицательный фронт часов находится в \ (d_ {D \ rightarrow \ phi} = 0. \) Проблемы синхронизации D-защелки возникают даже при переходе
ввод \ (D \) происходит после отрицательного фронта тактового сигнала.Если ввод
\ (D \) переходы до того, как \ (\ phi \) — рука будет полностью открыта,
сбои могут распространяться на выход \ (Q. \). Рисунок 4.62 иллюстрирует задержку \ (d_ {D \ rightarrow Q} \) как
функция интервала \ (d_ {D \ rightarrow \ phi}. \) Аналогично
время настройки, для бесперебойной работы D-защелки мы должны обеспечить
этот вход \ (D \) не переходит до периода времени после
отрицательный фронт часов прошел. Время удержания \ (t_ {hold} \) — минимальное время на входе
\ (D \) должен быть стабильным после отрицательного фронта тактового сигнала для захвата
вводимое значение с разумной задержкой \ (d_ {D \ rightarrow
Q}.\) Время установки и время удержания характеризуют временные характеристики
D-защелка вокруг отрицательного фронта часов. Большинство производителей предлагают
D-образные защелки в качестве основных элементов схемы и обеспечивают их питание в зависимости от процесса.
настройте и удерживайте время в своих таблицах данных. Для проектировщика схем,
важно убедиться, что ввод данных не меняется в
интервал вокруг отрицательного тактового фронта D-защелки. Это
причина, по которой тактовый вход D-защелки обычно подключается к
регулярные биения тактового сигнала с четко определенным тактовым периодом.Такой тактовый сигнал ограничивает выбор конструкции, но дает
разработчик эталон чистого времени для допустимого диапазона задержки
схемы, управляющей вводом данных D-защелки. A D-flipflop — бистабильный элемент памяти с вводом данных.
\ (D, \) вход часов \ (\ phi, \) и выход \ (Q. \) A
D-триггер — это элемент памяти , запускаемый по фронту, который активируется
по краю часов. На фронте тактового сигнала срабатывания D-триггер сохраняет
введите \ (D \), пока не появится следующий фронт синхронизации.Этот
поведение отличается от D-защелки, которая чувствительна к уровню .
В то время как D-защелка непрозрачна при низком уровне входного сигнала синхронизации,
D-триггер всегда непрозрачен, за исключением короткого периода времени около
синхронизирующий фронт часов. Тем не менее, D-триггер можно построить
последовательной композицией из двух D-образных защелок с дополненными часами
входы, как показано на рисунке 4.63. В
Символ D-триггера справа имеет треугольник на входе часов для
указывает, что триггер срабатывает по фронту. Рисунок 4.63: D-триггер с положительным фронтом, реализованный с двумя
вставные D-образные защелки и дополненные часы. Первая D-защелка с входом \ (D \) и выходом \ (Q1 \) называется
фиксатор master и отрицательно-чувствительный , потому что он
прозрачный при вводе часов \ (\ phi = 0. \) Вторая D-защелка
с входом \ (Q1 \) и выходом \ (Q \) — это защелка подчиненного устройства, а положительно-чувствительный , потому что он прозрачен при вводе часов
\ (\ phi = 1.\) D-триггер — это срабатывание по положительному фронту потому что он хранит ввод \ (D \) на переднем фронте тактового сигнала. Если
мы инвертируем вход часов, триггер будет с отрицательным фронтом
запускается, и сохраняет ввод \ (D \) на заднем фронте тактового сигнала.
На рисунке 4.64 показана схема CMOS для положительного фронта.
сработал D-триггер. Схема экономит четыре транзистора за счет удаления
выходной инвертор мастер-защелки и входной инвертор
рабская защелка. Рисунок 4.64: 20-транзисторная КМОП-схема для срабатывания положительного фронта.
D-триггер сохраняет выходной инвертор мастер-защелки и
входной инвертор ведомой защелки. Чтобы понять функциональность D-триггера, рассмотрим переключатель
модели и соответствующие диаграммы форм сигналов на рисунках 4.65 и 4.66. Рисунок 4.65 иллюстрирует работу во время отрицательного полупериода
часы. Основная защелка прозрачна, и ввод \ (D \) может
распространяются на внутренний узел \ (Q1. \) Поскольку защелка подчиненного устройства непрозрачна,
вход \ (D \) не может распространяться за пределы \ (Q1 \) для вывода
\ (Q. \) Вместо этого защелка ведомого усиливает выходное значение
\ (Q. \) Рисунок 4.65: Модель переключения D-триггера и работа во время отрицательного полупериода
часов. Основная защелка прозрачна, а вспомогательная защелка
непрозрачный. Во время положительного полупериода часов, показанного на
На рис. 4.66 основная защелка непрозрачна, а
отключает вход \ (D \) от внутреннего узла \ (Q1. \) Таким образом,
главная защелка сохраняет последнее значение ввода \ (D \) перед
положительный фронт часов. Защелка ведомого прозрачна и выдвигается
значение \ (Q1 \) для вывода \ (Q, \), которое является последним значением
входа \ (D \) до положительного фронта тактового сигнала. Рисунок 4.66: Модель переключателя D-триггера и работа в течение положительного полупериода
часов. Основная защелка непрозрачна, а вспомогательная защелка
прозрачный. Обратите внимание, что выход \ (Q \) остается неизменным после отрицательных часов.
край, потому что непрозрачная защелка ведомого сохраняет во время отрицательного
полупериод значения, сохраненного мастер-защелкой во время предыдущего
положительный полупериод часов. Фронт синхросигнала является критическим по времени переходом
D-триггер.В случае срабатывания D-триггера положительным фронтом,
нарастающий фронт часов превращается в спадающий фронт часов мастера
защелка. Это критический фронт часов, на котором время установки и удержания
время основной D-защелки должно быть соблюдено. Таким образом, D-триггер — это
подчиняется тем же временным ограничениям, что и D-защелка. Входной сигнал
\ (D \) должен быть стабильным во время установки до положительного
тактовый фронт и в течение времени удержания после положительного фронта тактового сигнала. D-триггер также называется регистром и является одним из самых
широко используемые элементы памяти в проектировании цифровых схем.Один
D-триггер реализует 1-битный регистр. \ (N \) — битовый регистр
состоит из \ (n \) D-триггеров, запускаемых одним и тем же тактовым сигналом.
Каждый из \ (n \) D-триггеров имеет независимый D-вход и
Q-выход. Символ регистра показан справа. D-образная защелка прозрачна, когда часы \ (\ phi = 1 \) и непрозрачны.
когда \ (\ phi = 0. \) D-триггер с положительным фронтом сохраняет
вход \ (D \) на переднем фронте тактового сигнала \ (\ phi. \)
Завершите приведенную ниже диаграмму формы сигнала с выходом D-защелки.
\ (Q_ \ text {latch} \) и выход D-триггера \ (Q_ \ text {ff}, \)
предполагая, что оба элемента памяти подключены к часам \ (\ phi \)
и входной сигнал \ (D.\) Выход D-защелки \ (Q_ \ text {latch} \) следует за входом \ (D \), в то время как
clock \ (\ phi = 1. \) На отрицательном фронте, когда часы
переходит с 1 на 0, D-защелка сохраняет введенное значение
\ (D \) имеет при переходе. Выход D-триггера \ (Q_ \ text {ff} \) изменяется при положительных часах
только по краям, то есть там, где тактовый сигнал переходит с 0 на 1.
Там он хранит значение input \ (D, \) и сохраняет это
значение для всего тактового цикла до следующего положительного фронта тактового сигнала
происходит. Представьте себе, что через несколько минут вы знаете, что электричество отключится. У тебя нет свечей. У вас есть только фонарик от вашего мобильного телефона. Но вам нужно сэкономить аккумулятор вашего мобильного телефона. Для использования в экстренных случаях. Как ты будешь делать? В вашем магазине есть светодиодная лампа 220 В мощностью 5 Вт и аккумулятор 12 В. ฺ Но сделать светодиодную лампу яркой только от батареи на 12 В. невозможно. Им нужна помощь, чтобы поднять напряжение батареи, достаточное для этой лампочки. Это называется инверторной схемой. Они могут преобразовать батарею 12 В постоянного тока в 220 В переменного тока / 120 В переменного тока, чтобы использовать небольшую лампочку или лампу максимальной мощностью 10 Вт. Вот как сделать схему инвертора за 5 минут. В 2 простых схемах инвертора ниже. Просто используя только 2 транзистора, 2 резистора и один трансформатор. Это просто? Они включают 2 идеи схемы 4.7.3. D-триггер
4.2 Как сделать простую принципиальную схему инвертора за 5 минут
Принципиальная схема микро-инвертора с использованием TIP41 или 2N6121
2 силовых транзистора NPN, TIP41 и миниатюрный транзистор, 0.5А. Эта схема может быть отличным выбором.
Он может преобразовывать аккумулятор 12 В в напряжение переменного тока в диапазоне от 180 до 220 В. На выходных частотах от 30 Гц до 65 Гц.
Вы можете использовать его с бытовой техникой до 10 Вт. Например, маленькие люминесцентные лампы, светодиодные лампы, таймеры и т. Д.
Светодиодная лампа экономит больше энергии, чем люминесцентная лампа, при той же яркости.
Схема может вам понравиться. Потому что, собирая схему, вы просто соединяете части вместе только ногой к ноге.
Завершение этой цепи может занять около 5 минут.
Примечание: Пожалуйста, прочтите «Тестирование / применение» ниже для реального применения.
Описание схемы
Общая схема инвертора использует генератор для управления трансформатором с силовым транзистором.
Использование двойных транзисторов — это двухтактное переключение для попеременного включения и выключения. Оба транзистора должны иметь одинаковый коэффициент усиления. Но не надо же.
Как это работаетПосмотрите на блок-схему ниже.
При подаче питания (DC12V) на цепь. Один из транзисторов насыщается (замкнутая цепь) быстрее, чем другой.
Предположим, что Q1 первым замкнул цепь. Таким образом, ток коллектора Q1 создает магнитное поле в катушке L2. Затем через R1 он получает больше базового напряжения. Итак, Q1 быстро переходит в состояние замкнутой цепи. Кроме того, Q2 быстро размыкает цепь.
Условие будет таким, пока сердечник трансформатора не достигнет точки насыщения.Таким образом, ток, протекающий к R1, уменьшается до тех пор, пока не перестанет переводить Q1 в состояние замкнутой цепи. Q1 — это разомкнутая цепь.
Напротив, в то время как Q1 медленно переходит из замкнутого контура в разомкнутый. Q2 начнет проводить больше токов. Ток будет протекать через R2, увеличивая ток смещения до Q2. Это позволяет быстро замкнуть Q2.
Теперь ток батареи будет течь к катушке L1 в обратном направлении. Это заставляет индукцию напряжения иметь противоположную полярность во вторичной обмотке трансформатора.
Q2 все еще будет проводить ток, пока сердечник трансформатора не достигнет насыщения.
После этого процесс замкнутого-разомкнутого контура между Q1 и Q2 снова будет таким же. Пока в цепь подается 12 В постоянного тока
Принципиальная схема микропреобразователя
Посмотрите на полную схему выше. Разработчик поместил несколько компонентов:
- C1-конденсатор на первичный трансформатор, чтобы сделать выходное переменное напряжение сглаженным или низким уровнем шума.
- F1-предохранитель для защиты выхода и цепи при перегрузке.
- Светодиод 1 показывает, что цепь работает. Используйте резистор серии R3 для ограничения тока до безопасного значения.
Для в проекте используйте несколько компонентов. Итак, мы можем использовать схему подключения ниже, без разводки печатной платы. Я предлагаю следующие техники изготовления.
Схема подключения этого проекта
Правильный способ монтажа транзистора
Посмотрите на рис. Ниже.
Это правильный способ установки транзистора в радиатор. Используйте слюдяной изолятор между корпусом и корпусом транзистора. Затем используйте пластиковый изолятор. Затем закрепите корпус транзистора шестигранной гайкой и металлическим винтом.
Монтаж транзистора на радиаторе
Помните! Не прикасайтесь проводами транзистора к корпусу и не допускайте короткого замыкания между этими выводами.
Проверить короткое замыкание!
Мы можем проверить сопротивление, чтобы убедиться в отсутствии электрического замыкания на металлический корпус.
Установите на цифровом мультиметре (DMM) положение «НЕПРЕРЫВНОСТЬ». Затем коснитесь концом обоих щупов между каждым выводом (B, C и E) транзистора и металлическим корпусом. Он должен молчать и читать OL.
.
Проверить короткое замыкание с помощью мультиметра
Я выполняю тест, выполняя следующий шаг:
1. Получите аккумулятор 12 В, стабилизированный источник питания 2,5 Ач или 12 В постоянного тока, ток более 2А для тестирования.
2. Установите шкалу цифрового мультиметра в положение ACV для измерения выхода (розетки).
3. Примените к этому проекту аккумулятор на 12 В.
4. Измерьте выходное напряжение. Напряжение должно быть от 220 до 330 В.
После этого попробуйте использовать этот проект схемы инвертора для загрузки светодиодной лампы мощностью 3 Вт. Из-за низкого энергопотребления.
Эта схема имеет выходную мощность от 5 до 10 Вт.
Как и на видео выше, светодиодная лампа ярко светится 3 часа.Потому что он использует только 0,5 А.
Другие варианты
Так как у меня есть предельные компоненты.
Собираю детали: 2 x TIP41 с радиатором, резисторы 1K на универсальной плате PCB.
Я использую трансформатор 0,75A, 9V CT 9V.
Но эта схема может обеспечивать другую частоту и выходной сигнал в зависимости от технических характеристик устройства. Но это неважно. Потому что мы используем нагрузку как светодиодные лампочки.
Список компонентов
Полупроводники
Q1, Q2: TIP41 или 2N6121, транзисторы NPN 40 Вт 45 В 4A
LED1: Красный светодиод или как вам нужно.
Резисторы (0,5 Вт +/- 5% углерода)
R1, R2: 1K
R3: 4,7 кОм
Конденсаторы
C1: майларовый конденсатор 630 В переменного тока 0,1 мкФ
Разное
T1: Трансформатор 220 В переменного тока или Первичная катушка 120 В / 10-0-10 В, 750 мА — вторичная катушка
F1: Предохранитель — 0,1 A
SW1: Тумблер
Переменный ток — вилка, слюдяной изолятор, светодиод, пластик, 12 В постоянного тока Батарея, одножильный Провода № 20 AWG, гайка , и винт и т. д.
Принципиальная схема Super Simple Inverter с использованием MJ2955
Из предыдущей схемы, если она дает низкую выходную мощность для вас, я тоже.Мы можем изменить некоторые детали.
На данный момент я сосредоточусь на схемах, в которых используется необходимое оборудование. И только временно.
В случае добавления мощности более 10 Вт. Для этого требуется трансформатор, который обеспечивает ток более 2 А, а вместо этого изменяет R1 и R2 на 100 Ом 5 Вт.
Эта схема выглядит как крошечная схема инвертора выше.
Но я меняю оба транзистора на 2N3055, а использование R1 и R2 составляет 68 Ом 5 Вт.
Принципиальная схема инвертора мощностью от 15 до 20 Вт с использованием 2N3055
Другие идеи.Проверяю в своем магазине. Есть много MJ2955. Это спичечная пара 2N3055. Но это силовой транзистор PNP.
Я ими почти не пользовался.
Таким образом, я установил новую принципиальную схему инвертора. См. Рис. Это так просто. Это два MJ2955, два резистора на 68 Ом и только один трансформатор.
Видите ли, действительно возможно!
В данном случае мне не нужна большая мощность и длительное использование. Потому что я использую мощность 10 Вт только на короткое время (примерно 30 минут).
Затем я ищу все запчасти в своем магазине. У меня много силовых транзисторов MJ2955.
Итак, я выбрал принципиальную схему инвертора, как на рис. 1. Это так просто. Это два MJ2955, два резистора на 68 Ом и только один трансформатор.
Видите ли, это действительно возможно!
Схема инвертора MJ2955
В данном случае мне не нужна большая мощность и длительное использование. Потому что я использую мощность 10 Вт только на короткое время (примерно 30 минут).
Оба транзистора и два резистора установлены в режим нестабильного мультивибратора.
Мне рассказал мой друг, который является гуру в области энергетики. Хотя в схемотехнике не будет конденсаторов. Но он может генерировать частоту. Вторичный трансформатор работает как нагрузка, которая может преобразовывать электрическое напряжение в высокое. Но не уверен, что это 50 Гц. Это дает частоту от 30 Гц до 90 Гц.
В зависимости от устройства, например, каждый транзистор имеет разные электрические свойства.Уровень напряжения аккумулятора также влияет на частоту.
Впрочем, если в нагрузке только светодиодные лампочки. Работает без проблем.
Давайте построим эту схемуЭта схема очень проста и крошечная по размеру. Я собираю их на радиаторе и подключаю все провода, как показано на видео ниже.
Примечание:
Вот правильный способ установки транзистора в радиаторе. Помните, проверьте наличие короткого замыкания, как указано выше.
Тестирование
Как и на видео, я использую аккумулятор на 12 В 2.Размер 5Ач в качестве источника. Во-вторых, я измеряю выходное переменное напряжение как 225 вольт. Далее прикладываю к выходу светодиодные лампы. Напряжение ниже 190 вольт и может поддерживать мощность (свет сглаживается).
Применение этого проекта
Детали, которые вам понадобятся
Q1, Q2: MJ2955 или TIP2955 Силовые транзисторы PNP = 2 шт.
R1, R2: резисторы 68 Ом 2 Вт на 5 Вт = 2 шт.
T1: 12 В CT Трансформатор 12 В / 220 В или 110 В = 1 шт.
Если вам нужна выходная мощность 20 Вт, используйте трансформатор на 1 А.
Радиатор, аккумулятор 12 В и т. Д.
Недостатком этой схемы является нестабильная частота. Поэтому он не подходит для длительного использования и не должен использоваться с высокоточными нагрузками. Но стоит ли оно того? Это просто и очень дешево.
Также, Вы можете использовать проект ниже, он отлично выглядит.
Посмотрите те схемы, которые вам тоже могут понравиться
ПОЛУЧИТЬ ОБНОВЛЕНИЕ ПО ЭЛЕКТРОННОЙ ПОЧТЕ
Я всегда стараюсь сделать Electronics Learning Easy .
Задержка распространения КМОП-инвертора — Система СБИС
Задержка распространения логического элемента, например инвертор — это разница во времени (рассчитанная при 50% перехода от входа к выходу), когда выход переключается после подачи входного сигнала.
На рисунке выше представлено 4 параметра синхронизации. Время нарастания (t r ) — это время во время перехода, когда выход переключается с 10% на 90% от максимального значения. Время спада (t f ) — это время во время перехода, когда выход переключается с 90% на 10% от максимального значения.Многие дизайны также могут предпочесть от 30% до 70% для времени нарастания и от 70% до 30% для времени спада. Он может варьироваться до разных дизайнов.
Задержка распространения с высокого на низкий (t pHL ) — это задержка, когда выход переключается с высокого на низкий после переключения входа с низкого на высокий. Задержка обычно рассчитывается в точке 50% переключения ввода-вывода, как показано на рисунке выше.
Теперь, чтобы найти задержку распространения, нам нужна модель, которая соответствует задержке инвертора. Как мы видели выше, переключение КМОП-инвертора можно смоделировать как сопротивление R на с конденсатором C L , простой анализ RC-цепи первого порядка поможет нам смоделировать задержку распространения.
RC-сеть первого порядка
Рассмотрим следующую RC-сеть, к которой мы применяем ступенчатый вход.
Наша цель — найти «t» при Vdd / 2.
Vout = (1-e -t / τ ) Vdd, где τ = RC = постоянная времени.
Подставляя ‘Vout’ равным Vdd / 2, и ‘t’ равным ‘tp’ в приведенном выше уравнении, мы получаем следующее:
Vdd / 2 = (1-e -tp / τ ) Vdd
Следовательно, t p = ln (2) τ = 0.69τ
Следовательно, t p = 0,69RC
Следовательно, КМОП-инвертор может быть смоделирован как RC-сеть, где
R = Среднее сопротивление транзистора «ВКЛ»
C = Выходная емкость
На рисунке ниже показано, что выходная емкость (C L ) инвертора постоянна, а скорость на входе меняется.
Из приведенного выше рисунка, если входной переход высокий, это помогает или уменьшает задержку распространения. Но, с другой стороны, это нарушает целостность сигнала. Это означает, что схема не должна быть чрезмерно спроектированной i.е. если схема может работать при входном переходе 50 пс, она не должна быть рассчитана на работу при 20 пс.
«Задержка уменьшается с увеличением входного перехода и постоянной емкости нагрузки»
Рассмотрим другой сценарий, в котором входной переход постоянен, а выходная емкость меняется. Это показано на следующей диаграмме
. Как показано на приведенном выше рисунке, по мере увеличения выходной емкости увеличивается общее время, необходимое для зарядки этой емкости, следовательно, увеличивается задержка RC.Это может быть полезно при устранении нарушений удержания, когда необходимо увеличить задержку, чтобы соответствовать удерживаемой марже.«Задержка увеличивается с увеличением выходной емкости и постоянным входным переходом»
Два приведенных выше примера показывают, что задержка ячейки напрямую зависит от входного перехода и выходной емкости .
Другой метод изменения задержки ячейки — это «увеличение» или «уменьшение» ячейки, то есть изменение силы возбуждения (сопротивления «ВКЛ») ячейки.Это показано на рисунке ниже
. Ячейка с высоким напряжением возбуждения указывает ячейку с низким сопротивлением «ВКЛ». Из-за низкого сопротивления время, необходимое для зарядки выходной емкости, будет небольшим, т. Е. Уменьшается задержка RC. Этот метод полезен для устранения нарушения настройки, когда необходимо уменьшить задержку. Обратное (т. Е. Высокое сопротивление «ВКЛ») полезно для фиксации нарушения удержания, когда необходимо увеличить задержку.«Задержка зависит от мощности возбуждения (сопротивления включения) логической ячейки»
Другой интеллектуальный метод, но с утечкой, для уменьшения задержки ячейки — это замена ячейки с высоким пороговым напряжением (Vt) на ячейку с низким Vt.См. Диаграмму
ниже.Характеристики устройства NMOS (или PMOS) таковы, что сопротивление «ON» обратно пропорционально (Vgs — Vt). Но прямой эффект заключается в том, что элементы с низким Vt часто более негерметичны, т. Е. Увеличивается мощность утечки.
«Задержка может быть уменьшена за счет использования ячеек с низким энергопотреблением, но оплачивается высокая мощность утечки»
Отъезд связанный курс:Проектирование схем и моделирование SPICE — Часть 1
Вернуться к статическому временному анализу (STA)
.